This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

15981889

Basic Patent (No,Kind,Date): EP 1006664 A2 20000607 <No. of Patents: 008>

DIGITAL ANALOG CONVERTER AND ELECTRONIC DEVICE USING THE SAME (English;

French; German)

Patent Assignee: SEMICONDUCTOR ENERGY LAB (JP)

Author (Inventor): AZAMI MUNEHIRO (JP); OSAME MITSUAKI (JP); SHIONOIRI

YUTAKA (JP); NAGAO SHOU (JP)

Designated States: (National) AT; BE; CH; CY; DE; DK; ES; FI; FR; GB; GR

; IE; IT; LI; LU; MC; NL; PT; SE

IPC: *H03M-001/68; H03M-001/80 Derwent WPI Acc No: G 00-368136 Language of Document: English

Patent Family:

Patent No	Kind	Date	Applic No	Kind	Date	
CN 1260640	Α	20000719	CN 99127871	Α	19991203	
EP 1006664	A2	20000607	EP 99123840	A	19991201	(BASIC)
EP 1006664	АЗ	20031210	EP 99123840	A	19991201	
JP 2000341125	A2	20001208	JP 99342592	Α	19991201	
US 20020163457	AA	20021107	US 43306	Α	20020114	
US 6420988	BA	20020716	US 449535	Α	19991129	
US 6606045	BB	20030812	US 43306	Α	20020114	
TW 548685	В	20030821	TW 88120925	Α	19991130	

Priority Data (No,Kind,Date):

JP 98344732 A 19981203

JP 9977846 A 19990323

JP 99342592 A 19991201

US 43306 A 20020114

US 449535 A3 19991129

DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

06755260

Image available

D/A CONVERSION CIRCUIT AND ACTIVE MATRIX TYPE DISPLAY DEVICE

PUB. NO.:

2000-341125 [JP 2000341125 A]

PUBLISHED:

December 08, 2000 (20001208)

IND/CNITOD/

INVENTOR(s): ASAMI MUNEHIRO

OSAME MITSUAKI

SHIONOIRI YUTAKA

NAGAO SHO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

11-342592 [JP 99342592]

FILED:

December 01, 1999 (19991201)

PRIORITY:

10-344732 [JP 98344732], JP (Japan), December 03, 1998

(19981203)

11-077846 [JP 9977846], JP (Japan), March 23, 1999 (19990323)

INTL CLASS:

H03M-001/68; G02F-001/133; G09G-003/20; G09G-003/36;

H03M-001/74

ABSTRACT

PROBLEM TO BE SOLVED: To control voltage amplitude of an output, independently of a reference potential by controlling switches with the respective bits of (n)-bit digital data, controlling the charging and discharging of electric charges to capacitors connected to the respective switches, and outputting an analog signal based upon an offset voltage as the reference potential.

SOLUTION: A power source VH, a power source VL, an offset power source VB, and a power source VA are connected to a DAC. When VH)VL and when VH(VL, an analog signal which is opposite in phase is outputted to an output Vout. Switches SW0 to SWn-1 are connected to the power source VL, when input digital data D0 to Dn-1 are 0 (Lo) and to the power source VH, when the input digital data are 1 (Hi). A reset switch Res1 controls the charging of electric charges from the VB to capacitors (C,..., 2n-m-1C), corresponding to the higher-order (n-m) bits a reset switch Res2 controls are charging of electric charges from the VA to capacitors (C,..., 2m-1C) corresponding to the lower-order (m) bits.

COPYRIGHT: (C)2000,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-341125 (P2000-341125A)


(43)公開日 平成12年12月8日(2000.12.8)

				11111			- (,
(51) Int.Cl. ⁷		識別記号	FΙ			テーマ	コート*(参考)
H03M	1/68		H03M	1/68			
G02F	1/133		G02F	1/133			
G 0 9 G	3/20	6 2 3	G09G	3/20	6231	F	
	3/36			3/36			
H03M	1/74		H03M	1/74	•		
		•	審查請求	未請求	請求項の数10	OL	(全 45 頁)
(21) 出願番号		特願平11-342592	(71)出願人	00015387	78		
				株式会社	半導体エネルネ	一研	究所
(22)出願日		平成11年12月1日(1999.12.1)		神奈川県	厚木市長谷398	番地	
			(72)発明者	浅見 宗	红		
(31)優先権主	E張番号	特願平10-344732		神奈川県	厚木市長谷398	番地	株式会社半
(32)優先日		平成10年12月3日(1998.12.3)		導体エネ	ルギー研究所内	Ā	
(33)優先權主	E張国	日本 (JP)	(72)発明者	納光明]		
31)優先権主	E張番号	特願平11-77846		神奈川県	厚木市長谷398	番地	株式会社半
32)優先日		平成11年3月23日(1999.3.23)		導体エネ	ルギー研究所内	3	
(33)優先權主	E張国	日本 (JP)	(72)発明者			•	
				神奈川県	厚木市長谷398	番地	株式会社半
					ルギー研究所内		
							最終頁に続く

(54) 【発明の名称】 D/A変換回路およびアクティブマトリクス型表示装置

(57)【要約】

【課題】 出力電圧振幅 Vout と基準電位とを独立して制御することができる D/A変換回路を提供すること。 【解決手段】 nビットのデジタルデータ (nは自然数)をアナログ信号に変換する D/A変換回路であって、前記 nビットのデジタルデータの各ビットは、スイッチを制御し、前記スイッチに接続された容量への電荷の充放電を制御し、オフセット電圧を基準電位としたアナログ信号の出力をおこなうことを特徴とする D/A変換回路。



【特許請求の範囲】

【請求項1】nビットのデジタルデータ(nは自然数)をアナログ信号に変換するD/A変換回路であって、前記nビットのデジタルデータの各ビットは、スイッチを制御し、前記スイッチに接続された容量への電荷の充放電を制御し、

オフセット電圧を基準電位としたアナログ信号の出力を おこなうことを特徴とするD/A変換回路。

【請求項2】 n ビットのデジタルデータ (n は自然数)をアナログ信号に変換するD/A変換回路であって、前記 n ビットのデジタルデータの各ビットに対応した n 個のスイッチおよび n 個の容量を有しており、

各ビットに対応した前記n個のスイッチは、前記n個のスイッチのそれぞれに接続された前記容量への電荷の充放電を制御し、

オフセット電圧を基準電位としたアナログ信号の出力を おこなうことを特徴とするD/A変換回路。

【請求項3】nビットデジタルデータの下位mビット (nおよびmは自然数、m<n) のそれぞれのビットが 制御するスイッチおよび前記nビットデジタルデータの 20 上位 (n-m) ビットのそれぞれのビットが制御するスイッチと、

前記下位mビットのそれぞれのビットが制御する前記スイッチのそれぞれに接続された容量であって、それぞれ単位容量の 2^{m-1} 倍である容量と、

前記上位 (n-m) ビットのそれぞれのビットが制御するスイッチのそれぞれに接続された容量であって、それぞれ単位容量の 2^{n-m-1} 倍である容量と、

カップリング容量と、

2つのリセットスイッチと、

を有するnビットのデジタルデータをアナログ信号に変換するD/A変換回路であって、

2つの電源およびオフセット電源が接続されており、 前記スイッチは2つの電源のうちいずれか一を選択し、 前記2つのリセットスイッチは、前記容量への電荷の充 電を制御し、

前記 n ビットのデジタルビデオデータの上位(n-m) ビットの容量の共通接続端から前記オフセット電源の電 位を基準電位としたアナログ信号が出力されるD/A変 換回路。

【 請求項4 】 n ビットデジタルデータの下位mビット (n およびmは自然数、m < n) が制御する下位ビット 回路部であって、各ビットが制御するスイッチ、および 前記スイッチに接続された容量であって、それぞれ単位 容量の 2 m-1 倍である容量を有する下位ビット回路部 と、

nビットデジタルデータの上位 (n-m) ビットが制御 する上位ビット回路部であって、各ビットが制御するスイッチ、および前記スイッチに接続された容量であって、それぞれ単位容量の2^{n-m-1}倍である容量を有する

上位ピット回路部と、

前記下位ピット回路部と前記上位ピット回路部とを接続 する前記単位容量でなるカップリング容量と、

2つのリセットスイッチと、

を有するD/A変換回路であって、

2つの電源およびオフセット電源が入力されており、

前記2つのリセットスイッチは、前記下位ピット回路部のそれぞれの容量および前記上位ピット部のそれぞれの容量への電荷の充電を制御し、

10 前記上位ピット回路部のそれぞれの容量の共通接続端には、前記オフセット電源が入力されており、

前記下位ピット回路部のそれぞれの前記スイッチは、各 ピット情報により前記2つの電源のうちいずれかーを選 択し、それぞれの前記スイッチに接続された容量の電荷 の充放電を制御し、

前記上位ピット回路部のそれぞれの前記スイッチは、各 ピット情報により前記2つの電源のうちいずれかーを選 択し、それぞれの前記スイッチに接続された容量の電荷 の充放電を制御し、

20 前記上位ビット回路部の前記共通接続端から前記オフセット電源の電位を基準電位としたアナログ信号が出力されるD/A変換回路。

nビットデジタルデータの上位(n-m)ビットが制御 30 する上位ビット回路部であって、各ビットが制御するスイッチ、および前記スイッチに接続された容量であって、それぞれ前記単位容量Cの2^{n-m-1}倍である容量を有する上位ビット回路部と、

前記下位ピット回路部と前記上位ピット回路部とを接続する前記単位容量Cでなるカップリング容量と、2つのリセットスイッチと、

を有するD/A変換回路であって、

2つの電源 V_H および V_L ならびにオフセット電源 V_B が入力されており、

40 前記上位ピット回路部のそれぞれの容量の共通接続端には、前記オフセット電源V_Bが入力されており、

前記共通接続端から出力される出力電圧V_{out}は、数式 (6 a)、数式(6 b)、数式(7)、および数式 (8)で示されるD/A変換回路。

【請求項6】 n ビットのデジタルデータ (n は自然数) をアナログ信号に変換するD/A変換回路を有するアク ティブマトリクス型表示装置であって、

前記 n ビットのデジタルデータの各ビットは、スイッチを制御し、前記スイッチに接続された容量への電荷の充 50 放電を制御し、

オフセット電圧を基準電位としたアナログ信号の出力を おこなうことを特徴とするD/A変換回路を有するアク ティブマトリクス型表示装置。

【請求項7】nビットのデジタルデータ(nは自然数) をアナログ信号に変換するD/A変換回路を有するアク ティブマトリクス型表示装置であって、

前記nビットのデジタルデータの各ピットに対応したn 個のスイッチおよびn個の容量を有しており、

各ピットに対応した前記n個のスイッチは、前記n個の スイッチのそれぞれに接続された前記容量への電荷の充 10 は、前記オフセット電源が入力されており、 放電を制御し、

オフセット電圧を基準電位としたアナログ信号の出力を おこなうことを特徴とするD/A変換回路を有するアク ティブマトリクス型表示装置。

【請求項8】nビットデジタルデータの下位mビット (nおよびmは自然数、m<n) のそれぞれのピットが 制御するスイッチおよび前記 n ビットデジタルデータの 上位(n-m)ビットのそれぞれのビットが制御するス イッチと、

前記下位mピットのそれぞれのピットが制御する前記ス イッチのそれぞれに接続された容量であって、それぞれ 単位容量の2四一倍である容量と、

前記上位(n-m)ピットのそれぞれのピットが制御す るスイッチのそれぞれに接続された容量であって、それ ぞれ単位容量の 2 n-m-l 倍である容量と、

カップリング容量と、

2つのリセットスイッチと、

を有するnビットのデジタルデータをアナログ信号に変 換するD/A変換回路を有するアクティブマトリクス型 表示装置であって、

2つの電源およびオフセット電源が接続されており、 前記スイッチは2つの電源のうちいずれか一を選択し、 前記2つのリセットスイッチは、前記容量への電荷の充

前記nビットのデジタルビデオデータの上位(n-m) ピットの容量の共通接続端から前記オフセット電源の電 位を基準電位としたアナログ信号が出力されるD/A変 換回路を有するアクティブマトリクス型表示装置。

【請求項9】nビットデジタルデータの下位mビット (nおよびmは自然数、m<n)が制御する下位ピット 回路部であって、各ビットが制御するスイッチ、および 前記スイッチに接続された容量であって、それぞれ単位 容量の2 11-1倍である容量を有する下位ビット回路部 ٤,

nビットデジタルデータの上位(n-m)ビットが制御 する上位ビット回路部であって、各ビットが制御するス イッチ、および前記スイッチに接続された容量であっ て、それぞれ単位容量の2ⁿ⁻ⁿ⁻¹倍である容量を有する 上位ピット回路部と、

する前記単位容量でなるカップリング容量と、

2つのリセットスイッチと、

を有するD/A変換回路を有するアクティブマトリクス 型表示装置であって、

2つの電源およびオフセット電源が入力されており、

前記2つのリセットスイッチは、前記下位ピット回路部 のそれぞれの容量および前記上位ビット部のそれぞれの 容量への電荷の充電を制御し、

前記上位ピット回路部のそれぞれの容量の共通接続端に

前記下位ビット回路部のそれぞれの前記スイッチは、各 ピット情報により前記2つの電源のうちいずれか一を選 択し、それぞれの前記スイッチに接続された容量の電荷 の充放電を制御し、

前記上位ピット回路部のそれぞれの前記スイッチは、各 ビット情報により前記2つの電源のうちいずれか一を選 択し、それぞれの前記スイッチに接続された容量の電荷 の充放電を制御し、

前記上位ビット回路部の前記共通接続端から前記オフセ ット電源の電位を基準電位としたアナログ信号が出力さ れるD/A変換回路を有するアクティブマトリクス型表 示装置。

【請求項10】nビットデジタルデータの下位mビット (nおよびmは自然数、m<n) が制御する下位ピット 回路部であって、各ピットが制御するスイッチ、および 前記スイッチに接続された容量であって、それぞれ単位 容量Cの2^{m-1}倍である容量を有する下位ビット回路部

nビットデジタルデータの上位(n-m)ビットが制御 30 する上位ピット回路部であって、各ピットが制御するス イッチ、および前記スイッチに接続された容量であっ て、それぞれ前記単位容量Cの2^{n-m-1}倍である容量を 有する上位ピット回路部と、

前記下位ピット回路部と前記上位ピット回路部とを接続 する前記単位容量Cでなるカップリング容量と、

2つのリセットスイッチと、を有するD/A変換回路を 有するアクティブマトリクス型表示装置であって、

2つの電源VHおよびVLならびにオフセット電源VRが 入力されており、

前記上位ビット回路部のそれぞれの容量の共通接続端に は、前記オフセット電源VRが入力されており、

前記共通接続端から出力される出力電圧Voutは、数式 (6 a)、数式(6 b)、数式(7)、および数式

(8) で示されるD/A変換回路を有するアクティプマ トリクス型表示装置。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、D/A変換 (デジ タル/アナログ変換)回路(DAC)に関する。特に、 前記下位ビット回路部と前記上位ビット回路部とを接続 50 アクティブマトリクス型半導体装置の駆動回路に用いら

れるDACに関する。また、このDACを用いたアクテ ィブマトリクス型半導体表示装置に関する。

[0002]

【従来の技術】最近安価なガラス基板上に半導体薄膜を 形成した半導体装置、例えば薄膜トランジスタ(TF T) を作製する技術が急速に発達してきている。その理 由は、アクティブマトリクス型液晶表示装置の需要が高 まってきたことによる。

【0003】アクティブマトリクス型液晶表示装置は、 マトリクス状に配置された数十~数百万個もの画素領域 にそれぞれ画素TFTが配置され、各画素TFTに接続 された画素電極に出入りする電荷を画素TFTのスイッ チング機能により制御するものである。

【0004】その中でも、表示装置の高精細化、高画質 化に伴い、高速駆動が可能なデジタル駆動方式のアクテ ィブマトリクス型液晶表示装置が注目されてきている。 [0005]

【発明が解決しようとする課題】

【0006】デジタル駆動方式のアクティブマトリクス 型液晶表示装置には、外部から入力されるデジタルビデ 20 オデータをアナログ信号(階調電圧)に変換するD/A 変換回路(DAC)が必要である。D/A変換回路に は、様々な種類のものが存在するが、ここで、アクティ プマトリクス型液晶表示装置に用いられているDACの 例を示す。

【0007】図25を参照する。図25には、従来のD ACの一例が示されている。図25に示す従来のDAC は、nビットのデジタルデータ(Do~Dn-1)の各ビッ トが制御するn個のスイッチ (SW₀~SW_{n-1})と、各 スイッチ $(SW_0 \sim SW_{n-1})$ に接続された容量 (C, 2)C、・・・、 $2^{n-1}C$) と、リセットスイッチ (Re s)とを有している。また、この従来のDACには、電 カYoutに接続されている信号線の負荷容量である。な お、グランド電源をVgとする。ただし、Vgは任意の定 電源でもかまわない。

【0008】スイッチ ($SW_0 \sim SW_{n-1}$) は、それぞ れ、入力されるデジタルデータ (Do~Dn-1) の対応す

···(21a) $c_0 = c \cdot \left(\overline{D_0} + 2\overline{D_1} + 4\overline{D_2} + \dots + 2^{n-1} \overline{D_{n-1}} \right)$ ···(21b)

 $c_1 = c \cdot (D_0 + 2D_1 + 4D_2 + \dots + 2^{n-1}D_{n-1})$

【0017】であるので、Voutにおける電荷の保存法 則により、

[0018]

【数4】

$$Q_L^0 = Q_L - Q_0 - Q_1 \quad \cdots (23)$$

【0019】が成り立ち、出力Voutは下記数式(2 4)の様になる。

るピットが 0 (Lo) の時、電源 VLに接続され、対応 するピットが1 (Hi) の時、電源VHに接続されるよ うになっている。

【0009】この従来のDACの動作を順を追って説明 する。この従来のDACの動作は、リセット期間Tpと データ入力期間Trとに分けて説明される。

【0010】まず、リセット期間TR中、リセットスイ ッチResが閉じ、かつデジタルデータの全ピット(D 0~D_{n-1}) が0 (Lo) となり、全てのスイッチ (SW $0\sim SW_{n-1}$) が電源 V_L に接続される。この状態におけ る、この従来のDACの等価回路を図26 (A) に示

【0011】リセット期間TR終了後、デジタルデータ の全ピット $(D_0 \sim D_{n-1})$ が 0 (Lo) であるので、図 26 (A) に示す負荷容量CLに蓄えられる電荷の初期 値 Q_L^0 は、下記の数式(19)の様になる。

[0012]

【数1】

$$Q_L^0 = c_L \cdot (V_L - V_G) \qquad \cdots (19)$$

【0013】リセット期間TR終了後、データ書き込み 期間TEが始まり、任意のビット情報を有するデジタル データ $(D_0 \sim D_{n-1})$ が、スイッチ $(SW_0 \sim SW_{n-1})$ を制御する。そして、各ピット情報に応じた電荷が充放 電され、その後定常状態になる。この時の等価回路を図 26 (B) に示す。この時、合成容量 C₀、C₁、C_Lに 蓄えられる電荷 Q_0 、 Q_1 、 Q_L は、下記の数式(20 a)~(20c)の様になる。

[0014]

【数2】

$$Q_0 = c_0 \cdot (V_L - V_{out}) \qquad \cdots (20a)$$

$$Q_1 = c_1 \cdot (V_H - V_{out}) \qquad \cdots (20b)$$

$$Q_2 = c_2 \cdot (V_{out} - V_G) \qquad \cdots (20c)$$

[0015] ここで、

[0016]

【数3】

[0020]

【数5】

$$V_{aur} = V_L + \frac{c_1 \cdot \alpha \cdot (V_H - V_L)}{(2^n - 1) \cdot c} \quad \cdots (24)$$

【0021】ただし、

[0022]

50 【数 6 】

$$\alpha = \frac{1}{1 + \frac{1}{2^n - 1} \cdot \frac{c_L}{c}} \quad \cdots (25)$$

【0023】である。 α は出力 V_{out} の最大電圧振幅と入力電圧振幅($V_{H}-V_{L}$)との比(本明細書では電圧圧縮率とよぶ)である。図26(C)に示す様に、出力 V_{out} はデジタルデータのアドレス($0\sim2^n-1$)に対して線形関係にあることがわかる。しかし、数式(24)より、出力 V_{out} は V_{H} と V_{L} との差に依存し、かつ V_{L} を基準電位としてデジタルデータのアドレスに対して線形的に変化するので、出力 V_{out} の電圧振幅と基準電位とを独立して制御することができない。

$$V_{out} = V_L + \frac{c_1}{(2^n - 1) \cdot c} \cdot \alpha_A \cdot (V_H - V_L) \qquad \dots (26)$$

【0029】また、図28の従来のDACの出力 V_{out} は、下記の数式(27)のようになる。

$$V_{out} = V_L + \frac{c_1}{2^n \cdot c} \cdot \alpha_B \cdot (V_H - V_L)$$

【0031】ここで、C₁は上記の数式(21b)と同じであり、また、

[0032]

【数 9

$$\alpha_A = \frac{1}{1 + \frac{2^m}{2^n - 1} \cdot \frac{c_L}{c}} \qquad \cdots (28a)$$

$$\alpha_B = \frac{1}{1 + \frac{2^m}{2^n} \cdot \frac{c_L}{c}} \qquad \cdots (28b)$$

【0033】である。 α_A および α_B はともに電圧圧縮率である。これらの従来のDACにおいても、図26

(C) に示す従来のDACと同様、出力 V_{out} はデジタルデータのアドレス($0\sim2^{\pi}-1$)に対して線形関係にあることがわかっている。しかし、数式(26)および(27)より、出力 V_{out} は V_H と V_L との差に依存し、かつ V_L を基準電位としてデジタルデータのアドレスに対して線形的に変化するので、出力 V_{out} の電圧振幅と基準電位とを独立して制御することができない。

[0034]

【課題を解決するための手段】

【0025】また、図28に別の従来のDACの例を示す。図28の従来のDACは、nビットのデジタルデータ($D_0 \sim D_{n-1}$)の各ビットが制御するn 個のスイッチ($SW_0 \sim SW_{n-1}$)と、各スイッチ($SW_0 \sim SW_{n-1}$)に接続された容量(C、2C、 \cdots 、 $2^{n-n-1}C$)と、2つのリセットスイッチ(ReslおよびRes2)とを有している。また、図28の従来のDACには下位ビット側の回路に容量Cが接続されている点と、下位ビットに対応する回路と上位ビットに対応する回路とを接続するカップリング容量が異なる点とが図27の従来のDACとは異なっている。【0026】図27の従来のDACとは異なっている。【0026】図27の従来のDACとは異なっている。【0026】図27の従来のDACとは異なっている。

【0027】図27の従来のDACの出力V_{out}は、下 記の数式(26)のようになる。

ジタルデータが1 (Hi) の時、電源VHに接続される

0 [0028]

【数7】

【数8】

[0030]

ようになっている。

...(27)

【0035】そこで、本発明は、上述の問題に鑑みてなされたものであり、出力Voutの電圧振幅と基準電位とを独立して制御することができるDACを提供することにある。以下に本発明のDACについて説明する。

【0036】本発明によると、nビットのデジタルデータ(nは自然数)をアナログ信号に変換するD/A変換回路であって、前記nビットのデジタルデータの各ビットは、スイッチを制御し、前記スイッチに接続された容量への電荷の充放電を制御し、オフセット電圧を基準電位としたアナログ信号の出力をおこなうことを特徴とするD/A変換回路が提供される。

【0037】 本発明によると、nビットのデジタルデータ(nは自然数)をアナログ信号に変換するD/A変換回路であって、前記nビットのデジタルデータの各ビットに対応したn個のスイッチおよびn個の容量を有しており、各ビットに対応した前記n個のスイッチは、前記n個のスイッチのそれぞれに接続された前記容量への電荷の充放電を制御し、オフセット電圧を基準電位としたアナログ信号の出力をおこなうことを特徴とするD/A変換回路が提供される。

50 【0038】本発明によると、nビットデジタルデータ

の下位mビット(nおよびmは自然数、m<n)のそれ ぞれのピットが制御するスイッチおよび前記nビットデ ジタルデータの上位 (n-m) ビットのそれぞれのビッ トが制御するスイッチと、前記下位mビットのそれぞれ のビットが制御する前記スイッチのそれぞれに接続され た容量であって、それぞれ単位容量の2ⁿ⁻¹倍である容 量と、前記上位 (n-m) ビットのそれぞれのビットが 制御するスイッチのそれぞれに接続された容量であっ て、それぞれ単位容量の2^{n-m-1}倍である容量と、カッ プリング容量と、2つのリセットスイッチと、を有する 10 nビットのデジタルデータをアナログ信号に変換するD /A変換回路であって、2つの電源およびオフセット電 源が接続されており、前記スイッチは2つの電源のうち いずれか一を選択し、前記2つのリセットスイッチは、 前記容量への電荷の充電を制御し、前記nビットのデジ タルビデオデータの上位(n-m)ビットの容量の共通 接続端から前記オフセット電源の電位を基準電位とした アナログ信号が出力されるD/A変換回路が提供され る。

【0039】本発明によると、データの下位mビット (nおよびmは自然数、m<n)が制御する下位ビット 回路部であって、各ピットが制御するスイッチ、および 前記スイッチに接続された容量であって、それぞれ単位 容量の2 m-1倍である容量を有する下位ビット回路部 と、n ピットデジタルデータの上位(n-m) ビットが 制御する上位ビット回路部であって、各ビットが制御す るスイッチ、および前記スイッチに接続された容量であ って、それぞれ単位容量の2 n-m-1倍である容量を有す る上位ピット回路部と、前記下位ピット回路部と前記上 位ビット回路部とを接続する前記単位容量でなるカップ リング容量と、2つのリセットスイッチと、を有するD /A変換回路であって、2つの電源およびオフセット電 源が入力されており、前記2つのリセットスイッチは、 前記下位ピット回路部のそれぞれの容量および前記上位 ビット部のそれぞれの容量への電荷の充電を制御し、前 記上位ピット回路部のそれぞれの容量の共通接続端に は、前記オフセット電源が入力されており、前記下位ビ ット回路部のそれぞれの前記スイッチは、各ピット情報 により前記2つの電源のうちいずれか一を選択し、それ ぞれの前記スイッチに接続された容量の電荷の充放電を 制御し、前記上位ピット回路部のそれぞれの前記スイッ チは、各ピット情報により前記2つの電源のうちいずれ か一を選択し、それぞれの前記スイッチに接続された容 量の電荷の充放電を制御し、前記上位ピット回路部の前 記共通接続端から前記オフセット電源の電位を基準電位 としたアナログ信号が出力されるD/A変換回路が提供 される。

[0040]

【発明の実施の形態】以下に本発明のDACをある実施

下の実施形態に限定されるわけではない。

【0041】本発明のDACの回路図を図1に示す。図 1に示す本発明のDACは、nピット ($D_0 \sim D_{n-1}$) の デジタルデータを扱うことができる。なお、DoをLS Bとし、 D_{n-1} をMSBとする。また、nビットのデジ タルデータを、下位mビット(Do~Dm-1)と上位(n -m) ピット $(D_m \sim D_{n-1})$ とに分割して考える。 【0042】図1に示す様に本発明のDACは、nビッ トのデジタルデータ (D₀~D_{n-1}) の各ピットが制御す るn個のスイッチ(S $W_0 \sim$ S W_{n-1})と、各スイッチ (SW₀~SW_{n-1}) に接続された容量 (C、2C、・・ ・、 2^{m-1} C、C、2C、・・・、 2^{n-m-1} C)と、2つ のリセットスイッチ (ReslおよびRes2) とを有し ている。これらの容量は単位容量Cの整数倍となってい る。また、本発明のDACは、下位mピットに対応する 回路部と上位(n-m)ビットに対応する回路部とを接 続する容量Cを有している。図1に示されているよう に、下位mビットに対応する回路部のそれぞれの容量の 一端は、共通接続端となっている。また、上位(n-20 m) ピットに対応する回路部のそれぞれの容量の一端 は、共通接続端となっている。なお、容量CIは出力V outに接続された信号線の負荷容量である。また、グラ ンド電源をVcとする。ただし、Vcは任意の定電源でも よい。

【0043】本発明のDACには、電源V_H、電源V_L、 オフセット電源VB、電源VAが接続されている。なお、 $V_H > V_L$ の場合と、 $V_H < V_L$ の場合とでは、出力 V_{out} には逆相のアナログ信号が出力される。なお、ここで は、V_H>V_Lの場合の出力を正相とし、V_H<V_Lの場合 30 の出力を反転相とする。

[0044] X T y F $(SW_0 \sim SW_{n-1})$ t t t t tれ、入力されるデジタルデータ($D_0 \sim D_{n-1}$)が 0(Lo) の時、電源VLに接続され、入力デジタルデータが 1 (Hi)の時、電源VHに接続されるようになってい る。リセットスイッチRes1は、上位(n-m) ビッ トに対応する容量 (C、2C、・・・、2^{n-m-1}C) へ のVBからの電荷の充電を制御している。また、リセッ トスイッチRes2は、下位mビットに対応する容量 (C、2C、・・・、2^{m-1}C) へのV_Aからの電荷の充 電を制御している。

【0045】なお、リセットスイッチRes2の一端を 電源VLに接続し、電源VAからの電圧の供給を行わない ようにしても良い。

【0046】次に、本発明のDACの動作を順を追って 説明する。本発明のDACの動作は、リセット期間TR とデータ入力期間TEとに分けて説明される。

【0047】まず、リセット期間TR中、リセットスイ ッチRes1およびRes2が閉じ、かつデジタルデータ の全ピット $(D_0 \sim D_{n-1})$ が 0 (L_0) となり、全ての 形態に基づいて説明する。なお、本発明のDACは、以 50 スイッチ(SW $_0$ ~SW $_{n-1}$)が電源 $m V_L$ に接続される。

この状態における、図1に示す本発明のDACの等価回路を図2(A)に示す。

【0048】リセット期間 T_R 終了直後、図2(A)に示す各合成容量 C_0 、 C_1 、 C_2 、 C_3 、C、 C_1 に蓄えられる電荷の初期値 Q_0^0 、 Q_1^0 、 Q_2^0 、 Q_3^0 、 Q^0 、 Q_L^0 は、下記の数式(1a)~(1f)の様になる。

 $\{0049\}$

【数10】

$$Q_0^0 = (2^m - 1) \cdot c \cdot (V_L - V_A) \qquad \cdots (1a)$$

$$Q_i^0 = 0 \qquad \cdots (1b)$$

$$Q_2^0 = (2^{n-m} - 1) \cdot c \cdot (V_L - V_B) \qquad \cdots (1c)$$

$$Q_3^0 = 0 \qquad \cdots (1d)$$

$$Q^0 = c \cdot (V_A - V_B) \qquad \cdots (1e)$$

$$Q_L^0 = c_L \cdot (V_B - V_G) \qquad \cdots (1f)$$

$$Q_0 = c_0 \cdot (V_L - V_m) \qquad \cdots (2a)$$

$$Q_{\rm i} = c_{\rm i} \cdot (V_{\rm H} - V_{\rm m}) \qquad \qquad \cdots (2b)$$

$$Q_2 = c_2 \cdot (V_L - V_{out}) \qquad \cdots (2c)$$

$$Q_3 = c_3 \cdot (V_H - V_{out}) \qquad \dots (2d)$$

$$Q = c \cdot (V_m - V_{out}) \qquad \cdots (2e)$$

$$Q_L = c_L \cdot (V_{out} - V_G) \qquad \cdots (2f)$$

【0052】なお、

[0053]

【数12】

$$c_0 = c \cdot \left(\overline{D}_0 + 2\overline{D}_1 + 4\overline{D}_2 + \dots + 2^{m-1}\overline{D}_{m-1}\right) \qquad \dots (3a)$$

$$c_1 = c \cdot (D_0 + 2D_1 + 4D_2 + \dots + 2^{m-1}D_{m-1})$$
 ...(3b)

$$c_2 = c \cdot \left(\overline{D}_m + 2\overline{D}_{m+1} + 4\overline{D}_{m+2} + \dots + 2^{n-m-1}\overline{D}_{n-1}\right) \qquad \dots (3c)$$

$$c_3 = c \cdot (D_m + 2D_{m+1} + 4D_{m+2} + \dots + 2^{n-m-1}D_{m-1})$$
 ...(3d)

【0~0~5~4】である。ここで、図2~(B) におけるポイ 【0~0~5~5】 ント V_{out} および V_{m} においては、電荷の保存則より、下 【数1~3】 記数式(4~a)および(4~b)が成り立つ。

$$\begin{pmatrix} -Q_0 - Q_1 + Q = -Q_0^0 - Q_1^0 + Q^0 & \cdots (4a) \\ -Q_2 - Q_3 - Q + Q_L = -Q_2^0 - Q_3^0 - Q^0 + Q_L^0 & \cdots (4b) \end{pmatrix}$$

【0056】ここで、(4a) および(4b) に(1 [0057] a)~(1f) および(2a)~(2f) を代入しV [数14] outについて解くと、下記数式(5) に示す様になる。

$$V_{out} = V_B + \frac{\left\{c_0 + 2^m \cdot c_2 - \left(2^n - 1\right) \cdot c\right\} V_L + \left(c_1 + 2^m \cdot c_3\right) V_H}{\left(2^n - 1\right) \cdot c + 2^m \cdot c_L} \qquad \cdots (5)$$

【0058】ここで、

【数15】

[0059]

12

【0050】である。リセット期間 T_R 終了後、データ 書き込み期間 T_E が始まり、任意のビット情報を有する デジタルデータ($D_0 \sim D_{n-1}$)が、スイッチ($SW_0 \sim SW_{n-1}$)を制御し、各ビット情報に応じた電荷が充放 電され、その後定常状態になる。そして最終的に合成容量 C_0 、 C_1 、 C_2 、 C_3 、C、 C_L に蓄えられる電荷 Q_0 、 Q_1 、 Q_2 、 Q_3 、Q、 Q_L は、下記の数式(2a)~(2f)の様になる。

【0051】 【数11】

13
$$c_0 + c_1 = c \cdot (1 + 2 + 4 + \dots + 2^{m-1}) = (2^m - 1) \cdot c \qquad \dots (6a)$$

$$c_2 + c_3 = c \cdot (1 + 2 + 4 + \dots + 2^{n-m-1}) = (2^{n-m} - 1) \cdot c \qquad \dots (6b)$$

【0060】であるので、

【数16】

[0061]

$$c_0 + c_1 + 2^m \cdot (c_2 + c_3) = (2^n - 1) \cdot c$$
 ...(7)

【0062】となり、数式(5)に、(6a)、(6 【0063】 b)および(7)を代入することによって下記数式 10 【数17】 (8)が得られる。

$$V_{out} = V_B + \frac{\left(c_1 + 2^m \cdot c_3\right)}{\left(2^n - 1\right) \cdot c} \cdot \alpha \cdot \left(V_H - V_L\right) \qquad \cdots (8)$$

【0064】ただし、

[0065]

【数18】

$$\alpha = \frac{1}{1 + \frac{2^m}{2^n - 1} \cdot \frac{c_L}{c}} \qquad \cdots (9)$$

【0066】である。 αは電圧圧縮率である。よって、 数式(8)より、VoutはVAに依存しないことがわか る。数式(8)により、縦軸にVout、横軸にデジタル ビデオデータのアドレスをとったグラフを図2 (C) に 示す。図2(C)に示す様に、出力Voutはデジタルデ ータのアドレス $(0 \sim 2^n - 1)$ に対して線形関係にあ ることがわかる。また、出力VoutはVHとVLとの差に よってその振幅を決定することができ、かつオフセット 電源VBを基準電位としてデジタルデータのアドレスに 対して線形的に変化する。つまり、出力Voutの電圧振 幅と基準電位VBとを独立して制御することができる。 このことから、VHとVLとの差が一定であれば、VHお よびVLを共に小さくしても同じ出力Voutが得られるの で、電源電圧を低く抑えることができる。そのことによ り、αを小さく、つまり容量Cを小さくすることがで き、容量部のレイアウト面積を縮小することができる。 【0067】なお、本発明の構成に用いられる容量に は、上述の線形関係をほぼ満たす程度の誤差が許容され

【0068】以下に、本発明のDACの実施例について 説明する。なお、本発明のDACの具体的な構成は、以 下の実施例の構成に限定されるわけではない。

【実施例】

【0069】 (実施例 1) 図 3 を参照する。図 3 には、本実施例の8 ピットDACの回路図が示されている。【0070】図 3 に示す本実施例のDACは、8 ピット(D_0 (LSB) \sim D_7 (MSB)) のデジタルデータを扱う。また、8 ピットのデジタルデータを、下位 4 ピット(D_0 \sim D_3) と上位 4 ピット(D_4 \sim D_7) とに分割し

て考える。

【0071】図3に示す様に本実施例のDACは、8ビットのデジタルデータ($D_0 \sim D_7$)の各ピットが制御する8個のスイッチ($SW_0 \sim SW_7$)と、各スイッチ($SW_0 \sim SW_7$)に接続された容量(C、2C、4C、8 C、C、2C、4C、8C)と、2つのリセットスイッチ(Res1およびRes2)とを有している。また、本実施例のDACは、下位4ピットに対応する回路部と上位4ピットに対応する回路部とを接続する容量Cを有している。

【0072】本実施例のDACには、電源 V_H 、電源 V_L 、オフセット電源 V_B が接続されている。

【0073】スイッチ($SW_0 \sim SW_7$)は、それぞれ、入力されるデジタルデータ($D_0 \sim D_7$)の各ピットが 0 (Lo)の時、電源 V_L に接続され、入力デジタルデー 30 夕の各ピットが 1 (Hi) の時、電源 V_H に接続されるようになっているのは上で述べた通りである。リセットスイッチReslは、上位 4 ピットに対応する容量(C、2 C、4 C、8 C)への V_B からの電荷の充電を制御している。また、下位 4 ピットに対応する容量(C、2 C、4 C、8 C)の一端は、リセットスイッチRes2に接続されている。

【0074】本実施例の8ビットDACにおいては、上述の図1のDACとは構成が異なる。図1のDACと異なる点は、リセットスイッチRes2の一端が電源VLにの接続されており、電源VAからの電圧の供給がない点である。しかし、上述したように出力電圧VoutはVAに依存しない。よって、本実施例のDACは、上述の図1に示すDACと同様の動作をする。

【0075】次に、本実施例のDACの動作を順を追って説明する。本実施例のDACの動作は、図1のDACと同様、リセット期間 T_R とデータ入力期間 T_E とに分けて説明される。

【0076】まず、リセット期間 T_R 中、リセットスイッチReslおよびRes2が閉じ、かつデジタルビデオ50 データの全ビット($D_0 \sim D_7$)が0(Lo)となり、全

【0079】なお、

[0080]

【数20】

16

てのスイッチ(SWo~SW7)が電源VLに接続され る。この状態における本実施例のDACの等価回路は、 図4(A)に示されるものと同様である。

【0077】リセット期間TR終了直後、図4(A)に 示す各合成容量C₀、C₁、C₂、C₃、C、C₁に蓄えら れる電荷の初期値 Q_0^0 、 Q_1^0 、 Q_2^0 、 Q_3^0 、 Q^0 、 Q_L^0 は、下記の数式 (10a) ~ (10f) の様になる。

[0078]

【数19】

$$Q_0^0 = 0$$
(10a)
 $Q_i^0 = 0$ (10b)
 $Q_2^0 = 15 \cdot c \cdot (V_L - V_B)$ (10c)
 $Q_3^0 = 0$ (10d)
 $Q^0 = c \cdot (V_L - V_B)$ (10e)
 $Q_L^0 = c_L \cdot (V_B - V_G)$ (10f)

$$Q_{0} = c_{0} \cdot (V_{L} - V_{m}) \qquad \cdots (11a)$$

$$Q_{1} = c_{1} \cdot (V_{H} - V_{m}) \qquad \cdots (11b)$$

$$Q_{2} = c_{2} \cdot (V_{L} - V_{out}) \qquad \cdots (11c)$$

$$Q_{3} = c_{3} \cdot (V_{H} - V_{out}) \qquad \cdots (11d)$$

$$Q = c \cdot (V_{m} - V_{out}) \qquad \cdots (11e)$$

$$Q_{L} = c_{L} \cdot (V_{out} - V_{G}) \qquad \cdots (11f)$$

【0081】である。リセット期間TR終了直後、任意 のビット情報を有するデジタルデータ (Do~Do)が、 スイッチ(SW0~SW7)に供給されスイッチを制御 し、各ビット情報に応じた電荷が充放電される。そして 最終的に合成容量C₀、C₁、C₂、C₃、C、C_Lに蓄え

られる電荷Q₀、Q₁、Q₂、Q₃、Q、Q_Lは、上記の数 式(1 1 a)~(1 1 f)の様になる。なお、

···(11f)

[0082] 【数21】

$$c_0 = c \cdot (\overline{D}_0 + 2\overline{D}_1 + 4\overline{D}_2 + 8\overline{D}_3) \qquad \dots (12a)$$

$$c_1 = c \cdot (D_0 + 2D_1 + 4D_2 + 8D_3) \qquad \dots (12b)$$

$$c_2 = c \cdot (\overline{D}_4 + 2\overline{D}_5 + 4\overline{D}_6 + 8\overline{D}_7) \qquad \dots (12c)$$

$$c_3 = c \cdot (D_4 + 2D_5 + 4D_6 + 8D_7) \qquad \dots (12d)$$

【0083】である。ここで、図4(A)におけるポイ [0084] ント V_{out} および V_{m} においては、電荷の保存則より、下 40 【数22】 記数式(13a)および(13b)が成り立つ。

$$\begin{pmatrix} -Q_0 - Q_1 + Q = -Q_0^0 - Q_1^0 + Q^0 & \cdots (13a) \\ -Q_2 - Q_3 - Q + Q_L = -Q_2^0 - Q_3^0 - Q^0 + Q_L^0 & \cdots (13b) \end{pmatrix}$$

【0085】 ここで、(13a) および(13b) に、 す様になる。 (10a) ~ (10f) および (12a) ~ (12f) [0086] を代入し、Voutについて解くと下記数式(14)に示

$$V_{out} = V_B + \frac{\{c_0 + 16 \cdot c_2 - 255 \cdot c\} V_L + (c_1 + 16 \cdot c_3) V_H}{255 \cdot c + 16 \cdot c_1} \qquad \cdots (14)$$

[0087] ここで、

[0088]

【数24】

$$c_2 + c_3 = c \cdot (1 + 2 + 4 + 8) = 15 \cdot c$$
 ...(15b)

【0089】であるので、

[0090]

$$c_0 + c_1 + 16 \cdot (c_2 + c_3) = 255 \cdot c$$
 ...(16)

【0091】となり、数式(14)に、(15a)、 10 【0092】 (15b) および(16)を代入することによって下記 【数26】 数式(17)が得られる。

 $c_0 + c_1 = c \cdot (1 + 2 + 4 + 8) = 15 \cdot c$

$$V_{out} = V_B + \frac{\left(c_1 + 16 \cdot c_3\right)}{255 \cdot c} \cdot \alpha \cdot \left(V_H - V_L\right) \qquad \cdots (17)$$

【0093】ただし、

[0094]

【数27】

$$\alpha = \frac{1}{1 + \frac{16}{255} \cdot \frac{c_L}{c}} \qquad \cdots (18)$$

【0095】である。よって、数式(17)より、出力 V_{out} はデジタルデータのアドレス($0\sim2^{8}-1$)に対して線形関係にあることがわかる。本実施例では、8 ピットのデジタルビデオデータを扱うので、256 通りの V_{out} が得られる。ここで、数式(17)において、各パラメータを変化させた時の出力 V_{out} ーデジタルデータのアドレスのグラフを図29に示す。

【0096】出力 V_{out} は V_H と V_L との差によってその振幅を決定することができ、かつ V_B を基準電位としてデジタルデータのアドレスに対して線形的に変化する。つまり、出力 V_{out} の電圧振幅と基準電位とを独立して制御することができる。このことから、 V_H と V_L との差が一定であれば、 V_H および V_L を共に小さくしても同じ出力 V_{out} が得られるので、電源電圧を低く抑えることができる。そのことにより、 α を小さく、つまり容量Cを小さくすることができ、容量部のレイアウト面積を縮小することができる。

【0097】(実施例2)本実施例においては、上述の 実施例1のDACを、アクティブマトリクス型液晶表示 装置の駆動回路に用いた場合について説明する。

【0098】図5は、本実施例のアクティブマトリクス型液晶表示装置の概略プロック図である。501はソース信号線駆動回路Aであり、502はソース信号線駆動回路Bである。503はゲート信号線駆動回路である。505はデジタルビデオデータ分割回路(SPC; Serial-to-Para Ilel Conversion Circuit)である。

【0099】ソース信号線駆動回路A501は、シフト 電極と対向電極との レジスタ回路(240ステージ×2のシフトレジスタ回 50 液晶が駆動される。

路) 501-1、ラッチ回路1 (960×8デジタルラッチ回路) 501-2、ラッチ回路2 (960×8デジタルラッチ回路) 501-3、セレクタ回路1 (240のセレクタ回路) 501-4、D/A変換回路 (240のセレクタ回路) 501-5、セレクタ回路2 (240のセレクタ回路) 501-6を有している。その他、バッファ回路やレベルシフタ回路(いずれも図示せず) を有している。また、説明の便宜上、DAC501-5にはレベルシフタ回路が含まれている。

【0100】ソース信号線駆動回路B502は、ソース信号線駆動回路A501と同じ構成を有する。なお、ソース信号線側駆動回路A501は、奇数番目のソース信号線に映像信号(階調電圧信号)を供給し、ソース信号線側駆動回路B502は、偶数番目のソース信号線に映30 像信号を供給するようになっている。

【0101】なお、本実施例のアクティブマトリクス型液晶表示装置においては、回路レイアウトの都合上、アクティブマトリクス回路の上下を挟むように2つのソース信号線駆動回路Aおよびソース信号線駆動回路Bを設けたが、回路レイアウト上、可能であれば、ソース信号線駆動回路を1つだけ設けるようにしても良い。

【0102】また、503はゲート信号線駆動回路であり、シフトレジスタ回路、パッファ回路、レベルシフタ回路等(いずれも図示せず)を有している。

【0103】アクティブマトリクス回路504は、1920×1080(横×縦)の画素を有している。各画素には画素TFTが配置されており、各画素TFTのソース領域にはソース信号線が、ゲート電極にはゲート信号線が電気的に接続されている。また、各画素TFTのドレイン領域には画素電極が電気的に接続されている。各画素TFTは、各画素TFTに電気的に接続された画素電極への映像信号(階調電圧)の供給を制御している。各画素電極に映像信号(階調電圧)が供給され、各画素電極と対向電極との間に挟まれた液晶に電圧が印加され液晶が駆動される。

【0104】ここで、本実施例のアクティブマトリクス 型液晶表示装置の動作および信号の流れを説明する。

【0105】まず、ソース信号線側駆動回路A501の動作を説明する。シフトレジスタ回路501-1にクロック信号(CK)およびスタートパルス(SP)が入力される。シフトレジスタ回路501-1は、これらのクロック信号(CK)およびスタートパルス(SP)に基づきタイミング信号を順に発生させ、パッファ回路等(図示せず)を通して後段の回路へタイミング信号を順次供給する。

【0106】シフトレジスタ回路501-1からのタイ ミング信号は、バッファ回路等によってバッファされ る。タイミング信号が供給されるソース信号線には、多 くの回路あるいは素子が接続されているために負荷容量 (寄生容量) が大きい。この負荷容量が大きいために生 ずるタイミング信号の立ち上がりまたは立ち下がりの" 鈍り"を防ぐために、このバッファ回路が設けられる。 【0107】パッファ回路によってバッファされたタイ ミング信号は、ラッチ回路1(501-2)に供給され る。ラッチ回路1(501-2)は、8ピットデジタル ビデオデータ (8bit digital video data) を処理する ラッチ回路を960ステージ有してる。ラッチ回路1 (501-2)は、前記タイミング信号が入力される と、デジタルピデオデータ分割回路から供給される8ビ ットデジタルビデオデータを順次取り込み、保持する。 【0108】 ラッチ回路1(501-2)の全てのステ ージにラッチ回路にデジタルビデオデータの書き込みが 一通り終了するまでの時間は、ライン期間と呼ばれる。 すなわち、ラッチ回路1(501-2)の中で一番左側 のステージのラッチ回路にデジタルピデオデータの書き 込みが開始される時点から、一番右側のステージのラッ チ回路にデジタルビデオデータの書き込みが終了する時 点までの時間間隔がライン期間である。実際には、上記 ライン期間に水平帰線期間が加えられた期間をライン期 間と呼ぶこともある。

【0109】1ライン期間の終了後、シフトレジスタ回路501-1の動作タイミングに合わせて、ラッチ回路2(501-3)にラッチシグナル(Latch Signal)が供給される。この瞬間、ラッチ回路1(501-2)に書き込まれ保持されているデジタルビデオデータは、ラッチ回路2(501-3)に一斉に送出され、ラッチ回路2(501-3)の全ステージのラッチ回路に書き込まれ、保持される。

【0110】デジタルビデオデータをラッチ回路2(501-3)に送出し終えたラッチ回路1(501-2)には、シフトレジスタ回路501-1からのタイミング信号に基づき、再びデジタルビデオデータ分割回路から供給されるデジタルビデオデータの書き込みが順次行われる。

【0111】この2順目の1ライン期間中には、ラッチ 50 1-5-1)の一方の入力にデジタルビデオデータ (D

回路 2(501-3) に書き込まれ、保持されているデジタルビデオデータが、セレクタ回路 1(501-4) によって順次選択され、D/A変換回路(DAC) 501-5 に供給される。なお本実施例では、セレクタ回路 1(501-4) においては、1 つのセレクタ回路がソース信号線 4本に対応している。

【0112】ここで、本実施例に用いられるセレクタ回路1 (501-4)を説明するために、2ビットデジタルビデオデータを扱うセレクタ回路を参照する(図6お10 よび図7)。本実施例のように、8ビットデジタルデータを扱うセレクタ回路も回路の構成概念は同じである。なお、セレクタ回路については、本出願人による特許出願である特開平11-167373号に記載されているものを用いることもできる。

【0113】図6は、1つのセレクタ回路の回路図が示されている。図6において、符号A、B、CおよびDは、ソース信号線、符号A、B、CおよびDに付されている添字0および1は、それぞれのソース信号線に入力される2ピットのデジタルピデオデータのピットを示している。選択信号SS1およびSS2によって、1ライン走査期間(水平走査期間)の1/4づつ、ソース信号線A、B、CまたはDに対応するデジタルピデオデータが選択され、0ut-0および0ut-1から出力される。この選択回路のタイミングチャートを図7に示す。なお、L.Sはラッチシグナルである。

【0114】本実施例のセレクタ回路501-4においては、ソース信号線4本毎に一つのセレクタ回路が設けられている。また、1ライン走査期間の1/4づつ、対応するソース信号線にラッチ回路1(501-2)から30供給される8ピットデジタルビデオデータが選択される。

【0115】セレクタ回路501-4で選択された8ビットデジタルビデオデータがDAC501-5に供給される。ここで、本実施例に用いられる本発明のDACについて図8および図9を用いて解説する。

【0116】図8には、本実施例のDACの回路図が示されている。なお、本実施例のDACは、レベルシフタ回路(L. S)を有しているが、このレベルシフタ回路を省略して設計することも可能である。なお、レベルシフタ回路(L. S)の回路構成については、図9(A)に示されている。レベルシフタ回路においては、入力INに信号Loが入力され、入力INbに信号Hiが入力された時に、出力OUTからは低電位電源Vssが出力されるようになっている。また、入力INに信号Hiが入力され、入力INbに信号Loが入力された時に、出力OUTからは低電位電源Vssが出力OUTからは低電位電源Vssが出力OUTからは高電位電源VddHIが出力されるようになっている。

【0117】本実施例のDACには、NOR回路(50 1-5-1)の一方の3カビデジタルビデオデータ(D

ス信号線にアナログビデオデータを供給する。

 $0\sim D_7$)の反転データ(ここでは反転 $D_0\sim D_7$ と呼ぶ)が入力されるようになっている。このNOR回路(501-5-1)の他方の入力には、リセットパルスA(ResA)が入力される。このリセットパルスAは、DACのリセット期間 TRに入力される。本実施例の場合、デジタルビデオデータ(反転 $D0\sim D7$)はリセット期間 TR中にもNOR回路(501-5-1)へ入力されているが、NOR回路にリセットパルスResAが入力されている間は、NOR回路からはデジタルビデオデータが出力されないようになっている。

【0118】なお、 $NOR回路を省略し、リセット期間 <math>T_R$ の終了後、デジタルビデオデータ(反転 $D_0 \sim D_7$)が入力されるようにしてもよい。

【0119】リセット期間TRの終了後、データ書き込み期間 T_E が始まり、8 ビットのデジタルビデオデータがレベルシフタ回路によってその電圧レベルを上げられ、スイッチ回路 $SW_0 \sim SW_7$ に入力される。

【0120】スイッチ回路 $SW_0 \sim SW_7$ は、それぞれ2 個のアナログスイッチASWIおよびASW2によって構 成されている。アナログスイッチASW1およびASW2 のそれぞれの回路構成は、図9 (B) に示されている。 ASWIの一端はDC_VIDEO_Lに、その他端は ASW2の一端に接続されかつ容量に接続されている。 また、各ASW2の一端はDC_VIDEO Hに、そ の他端はASW2の一端に接続されかつ容量(1pF、 2pF, 4pF, 8pF, 1pF, 2pF, 4pF, 8 pF) に接続されている。各容量の一端は2つのアナロ グスイッチに接続されており、他端はリセットスイッチ 2 (Res2) に接続されている。また、リセットスイ ッチ1 (Resl) の一端は、DC_VIDEO_Mに 接続されており、他端は上位ビットに対応する容量の一 端に接続されている。リセットスイッチReslおよび Res2には、リセットパルス (ResB) および反転リ セットパルス(反転ResB)が入力される。

【0121】また、上位ピットに対応する回路と下位ピットに対応する回路の接続点には、容量(1pF)が設けられている。なお、本実施例における、上述の全ての容量はそれらの値に限定されるわけではない。

【0122】DAC501-5は、8ビットのデジタルビデオデータをアナログビデオデータ(階調電圧)に変換し、セレクタ回路2(501-6)によって選択されるソース信号線に順次供給される。本実施例のDACの動作は、上述の実施例1の動作に従い、出力Voutは上述の数式(17)で示される。

【0123】ソース信号線に供給されるアナログ信号は、ソース信号線に接続されているアクティブマトリクス回路の画素TFTのソース領域に供給される。

【0124】502はソース信号線駆動回路Bであり、 としない。 』 その構成はソース信号線駆動回路A501と同じであ デジタルピラる。ソース信号線駆動回路B502は、偶数番目のソー 50 類性が高い。

【0125】ゲート信号線駆動回路503においては、シフトレジスタ(図示せず)からのタイミング信号がバッファ回路(図示せず)に供給され、対応するゲート信号線(走査線)に供給される。ゲート信号線には、1ライン分の画素TFTのゲート電極が接続されており、1ライン分全ての画素TFTを同時にONにしなくてはならないので、パッファ回路には電流容量の大きなものが用いられる。

10 【0126】このように、ゲート信号線駆動回路からの 走査信号によって対応する画案TFTのスイッチングが 行われ、ソース信号線駆動回路からのアナログ信号(階 調電圧)が画案TFTに供給され、液晶分子が駆動され る。

【0127】505はデジタルピデオデータ分割回路(SPC; Serial-to-Parallel Conversion Circuit)である。デジタルピデオデータ分割回路505は、外部から入力されるデジタルピデオデータの周波数を1/mに落とすための回路である。外部から入力されるデジタルピデオデータを分割することにより、駆動回路の動作に必要な信号の周波数も1/mに落とすことができる。ここで、図10を参照し、本実施例に用いられるデジタルピデオデータ分割回路505について簡単に説明する。

【0128】図10(A)に示す様に、本実施例のデジタルピデオデータ分割回路は、クロックジェネレータおよび複数のSPC基本ユニットを有している。SPC基本ユニットの構成は、図10(B)に示される。図10(B)において、H-DLおよびL-DLは、Dラッチと呼ばれるラッチ回路である。H-DLは、Dラッチに入力されるラッチ信号がHiの時インプット信号をラッチし、L-DLは、Dラッチに入力されるラッチ信号がLoの時インプット信号をラッチする、Dラッチ回路である。

【0129】本実施例では、デジタルビデオデータ分割回路505には、外部から80MHzの8ビットデジタルビデオデータが入力される。デジタルビデオデータ分割回路505は、外部から入力される80MHzの8ビットデジタルビデオデータをシリアルーパラレル変換し、10MHzのデジタルビデオデータをソース信号線駆動回路に供給する。

【0130】なお、本実施例のデジタルビデオデータ分割回路505には、80MHzのデジタルビデオデータの他、40MHzのクロック(CK)およびリセットパルスResが外部から入力される。本実施例のデジタルビデオデータ分割回路505は、入力されるデジタルビデオデータの周波数の半分の周波数のクロックしか必要としない。よって、従来のものと比較して、本実施例のデジタルビデオデータ分割回路505は安定性および信頼性が高い。

【0131】ここで、図11を参照する。図11には、 デジタルビデオデータ分割回路を構成するSPC基本ユ ニットのタイミングチャートが示されている。

【0132】図11に示すタイミングチャートによる と、入力されるシリアルデジタルデータ (D-1、D-2、・・・、D-10、・・・) が2つのパラレルデジ タルデータ (P1およびP2) に変換される様子が示さ れている。

【0133】ここで、本実施例で説明したアクティブマ トリクス型液晶表示装置の作製方法例を以下に説明す る。本実施例では、絶縁表面を有する基板上に複数のT FTを形成し、アクティブマトリクス回路、ソース信号 線駆動回路、ゲート信号線駆動回路、デジタルデータ分 割回路、および他の周辺回路等を同一基板上に形成する 例を図9~図12に示す。なお、以下の例では、アクテ ィブマトリクス回路の1つの画素TFTと、他の回路 (ソース信号線駆動回路、ゲート信号線駆動回路、デジ タルデータ分割回路、および他の周辺回路) の基本回路 であるCMOS回路とが同時に形成される様子を示す。 また、以下の例では、CMOS回路においてはPチャネ ル型TFTとNチャネル型TFTとがそれぞれ1つのゲ 一ト電極を備えている場合について、その作製工程を説 明するが、ダブルゲート型やトリプルゲート型のような 複数のゲート電極を備えたTFTによるCMOS回路を も同様に作製することができる。また、以下の例では、 画素TFTはダブルゲートのNチャネル型TFTであ る、シングルゲート、トリプルゲート等のTFTとして もよい。

【0134】図12(A)を参照する。まず、絶縁表面 を有する基板として石英基板4001を準備する。石英 基板の代わりに熱酸化膜を形成したシリコン基板を用い ることもできる。石英基板上に一旦非晶質シリコン膜を 形成し、それを完全に熱酸化して絶縁膜とする様な方法 をとっても良い。さらに、絶縁膜として窒化珪素膜を形 成した石英基板、セラミックス基板またはシリコン基板 を用いても良い。次に、下地膜4002を形成する。本 実施例では、下地膜4002には酸化シリコン (SiO が用いられた。次に、非晶質シリコン膜4003を 形成する。非晶質シリコン膜4003は、最終的な膜厚 (熱酸化後の膜減りを考慮した膜厚) が10~75 nm (好ましくは15~45nm) となる様に調節する。

【0135】なお、非晶質シリコン膜4003の成膜に 際して膜中の不純物濃度の管理を徹底的に行うことが重 要である。本実施例の場合、非晶質シリコン膜4003 中では、後の結晶化を阻害する不純物であるC(炭素) およびN (窒素) の濃度はいずれも5×10¹⁸a t o m s/cm³未満(代表的には5×10¹⁷atoms/c m^3 以下、好ましくは2×10¹⁷a t oms/cm³以 下)、O (酸素) は1.5×10¹⁹a t oms/cm³ 未満(代表的には1×10¹⁸atoms/cm³以下、

好ましくは5×10¹⁷atoms/cm³以下)となる 様に管理する。なぜならば各不純物がこれ以上の濃度で 存在すると、後の結晶化の際に悪影響を及ぼし、結晶化 後の膜質を低下させる原因となるからである。本明細書 中において膜中の上記の不純物元素濃度は、SIMS (2次イオン質量分析)の測定結果における最小値で定 義される。

【0136】上記構成を得るため、本実施例で用いる減 圧熱CVD炉は定期的にドライクリーニングを行い、成 膜室の清浄化を図っておくことが望ましい。ドライクリ 10 ーニングは、200~400℃程度に加熱した炉内に1 00~300sccmのClF₃(フッ化塩素) ガスを 流し、熱分解によって生成したフッ素によって成膜室の クリーニングを行えば良い。

【0137】なお、本出願人の知見によれば炉内温度3 00℃とし、C1F3ガスの流量を300sccmとし た場合、約2μm厚の付着物(主にシリコンを主成分す る)を4時間で完全に除去することができる。

【0138】また、非晶質シリコン膜4003中の水素 濃度も非常に重要なパラメータであり、水素含有量を低 く抑えた方が結晶性の良い膜が得られる様である。その ため、非晶質シリコン膜4003の成膜は減圧熱CVD 法であることが好ましい。なお、成膜条件を最適化する ことでプラズマCVD法を用いることも可能である。

【0139】次に、非晶質シリコン膜4003の結晶化 工程を行う。結晶化の手段としては特開平7-1306 52号公報記載の技術を用いる。同公報の実施例1およ び実施例2のどちらの手段でも良いが、本実施例では、 同公報の実施例2に記載した技術内容(特開平8-78 329号公報に詳しい)を利用するのが好ましい。

【0140】特開平8-78329号公報記載の技術 は、まず触媒元素の添加領域を選択するマスク絶縁膜4 004を150nmに形成する。マスク絶縁膜4004 は触媒元素を添加するために複数箇所の開口部を有して いる。この開口部の位置によって結晶領域の位置を決定 することができる(図12(B))。

【0141】そして、非晶質シリコン膜4003の結晶 化を助長する触媒元素としてニッケル(Ni)を含有し た溶液(Ni酢酸塩エタノール溶液)4005をスピン コート法により塗布する。なお、触媒元素としてはニッ ケル以外にも、コパルト(Co)、鉄(Fe)、パラジ ウム (Pd)、ゲルマニウム (Ge)、白金 (Pt)、 銅(Cu)、金(Au)等を用いることができる(図1 2 (B)).

【0142】また、上記触媒元素の添加工程は、レジス トマスクを利用したイオン注入法またはプラズマドーピ ング法を用いることもできる。この場合、添加領域の占 有面積の低減、後述する横成長領域の成長距離の制御が 容易となるので、微細化した回路を構成する際に有効な 50 技術となる。

【0143】触媒元素の添加工程が終了したら、次に、450℃で1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において500~960℃(代表的には550~650℃)の温度で4~24時間の加熱処理を加えて非晶質シリコン膜4003の結晶化を行う。本実施例では窒素雰囲気で570℃で14時間の加熱処理を行う。

【0144】この時、非晶質シリコン膜4003の結晶化は、ニッケルを添加した領域4006で発生した核から優先的に進行し、基板4001の基板面に対してほぼ平行に成長した多結晶シリコン膜からなる結晶領域4007が形成される。この結晶領域4007を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。

【0145】なお、マスク絶縁膜4004を用いずに、 Ni酢酸溶液を非晶質シリコン膜の全面に塗布し結晶化 させることもできる。

【0146】図12(D)を参照する。次に、触媒元素のゲッタリングプロセスを行う。まず、リンイオンのドーピングを選択的に行う。マスク絶縁膜4004が形成された状態で、リンのドーピングを行う。すると、多結晶シリコン膜のマスク絶縁膜4004で覆われていない部分4008のみに、リンがドーピングされる(これらの領域をリン添加領域4008と呼ぶ)。このとき、ドーピングの加速電圧と、酸化膜で成るマスクの厚さを最適化し、リンがマスク絶縁膜4004を突き抜けないようにする。このマスク絶縁膜4004は、必ずしも酸化膜でなくてもよいが、酸化膜は活性層に直接触れても汚染の原因にならないので都合がよい。

【0147】リンのドーズ量は、 1×10^{14} から 1×1 0 15 ions/cm 2 程度とすると良い。本実施例では、 5×10^{14} ions/cm 2 のドーズをイオンドーピング装置を用いて行った。

【0148】なお、イオンドープの際の加速電圧は10 k e V とした。10 k e V の加速電圧であれば、リンは 150 n mのマスク絶縁膜をほとんど通過することができない。

【0149】図12(E)を参照する。次に、600℃の窒素雰囲気にて1~12時間(本実施例では12時間)熱アニールし、ニッケル元素のゲッタリングを行った。こうすることによって、図12(E)において矢印で示されるように、ニッケルがリンに吸い寄せられることになる。600℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数100μm程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の1つであることが理解できる。

【0150】次に図13(A)を参照し、多結晶シリコ 孔性陽極酸化膜 $4021\sim4024$ およびゲートン膜をパターニングする工程を説明する。このとき、リ 50 $025\sim4028$ を形成する(図13(B))。

ンの添加領域4008、すなわちニッケルがゲッタリングされた領域が残らないようにする。このようにして、ニッケル元素をほとんど含まない多結晶シリコン膜の活性層4009~4011が後にTFTの活性層となる。

【0151】図13(B)を参照する。活性層4009~4011を形成したら、その上にシリコンを含む絶縁膜でなるゲート絶縁膜4012を70nmに成膜する。
10 そして、酸化性雰囲気において、800~1100℃(好ましくは950~1050℃)で加熱処理を行い、活性層4009~4011とゲート絶縁膜4012の界面に熱酸化膜(図示せず)を形成する。

【0152】なお、触媒元素をゲッタリングするための 加熱処理(触媒元素のゲッタリングプロセス)を、この 段階で行っても良い。その場合、加熱処理は処理雰囲気 中にハロゲン元素を含ませ、ハロゲン元素による触媒元 素のゲッタリング効果を利用する。なお、ハロゲン元素 によるゲッタリング効果を十分に得るためには、上記加 20 熱処理を700℃を超える温度で行なうことが好まし い。この温度以下では処理雰囲気中のハロゲン化合物の 分解が困難となり、ゲッタリング効果が得られなくなる 恐れがある。また、この場合ハロゲン元素を含むガスと して、代表的にはHC1、HF、NF3、HBr、C 12、C1F3、BC12、F2、Br2等のハロゲンを含 む化合物から選ばれた一種または複数種のものを用いる ことができる。この工程においては、例えばHC1を用 いた場合、活性層中のニッケルが塩素の作用によりゲッ タリングされ、揮発性の塩化ニッケルとなって大気中へ 30 離脱して除去されると考えられる。また、ハロゲン元素 を用いて触媒元素のゲッタリングプロセスを行う場合、 触媒元素のゲッタリングプロセスを、マスク絶縁膜40 0.4を除去した後、活性層をパターンニングする前に行 なってもよい。また、触媒元素のゲッタリングプロセス を、活性層をパターンニングした後に行なってもよい。 また、いずれのゲッタリングプロセスを組み合わせて行 なってもよい。

【0153】次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲート 電極の原型を形成する。本実施例では2wt%のスカンジウムを含有したアルミニウム膜を用いる。又はMo、W等の耐熱性金属やそれらとSiの合金を用いても良い。

【0154】また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲート電極を形成しても良い。

【0155】次に、特開平7-135318号公報記載の技術により多孔性陽極酸化膜4013~4020、無孔性陽極酸化膜4021~4024およびゲート電極4025~4028を形成する(図13(B))。

【0156】こうして図13(B)の状態が得られたら、次にゲート電極4025~4028および多孔性陽極酸化膜4013~4020をマスクとしてゲート絶縁膜4012をエッチングする。そして、多孔性陽極酸化膜4013~4020を除去し、図13(C)の状態を得る。なお、図13(C)において4029~4031で示されるのは加工後のゲート絶縁膜である。

【0157】図14(A)を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはNチャネル型ならばP(リン)またはGa(ガリウム)を用いれば良い。

【0158】本実施例では、Nチャネル型およびPチャネル型のTFTを形成するための不純物添加をそれぞれ 2回の工程に分けて行う。

【0159】最初に、Nチャネル型のTFTを形成するための不純物添加を行う。まず、1回目の不純物添加 (本実施例ではP(リン)を用いる)を高加速電圧80 keV程度で行い、n 領域を形成する。このn 領域は、Pイオン濃度が 1×10^{18} atoms/cm $^3\sim1$ $\times10^{19}$ atoms/cm 3 となるように調節する。

【0160】さらに、2回目の不純物添加を低加速電圧 10keV程度で行い、 n^{\dagger} 領域を形成する。この時は、加速電圧が低いので、ゲート絶縁膜がマスクとして機能する。また、この n^{\dagger} 領域は、シート抵抗が500 Ω / \square 以下(好ましくは300 Ω / \square 以下)となるように調節する。

【0161】以上の工程を経て、CMOS回路を構成するNチャネル型TFTのソース領域およびドレイン領域4032および4033、低濃度不純物領域4036、チャネル形成領域4039が形成される。また、画案TFTを構成するNチャネル型TFTのソース領域およびドレイン領域4034および4035、低濃度不純物領域4037、チャネル形成領域4040および4041が確定する(図14(A))。

【0162】なお、図14(A)に示す状態ではCMO S回路を構成するPチャネル型TFTの活性層は、Nチャネル型TFTの活性層と同じ構成となっている。

【0163】次に、図14(B)に示すように、Nチャネル型TFTを覆ってレジストマスク4042を設け、P型を付与する不純物イオン(本実施例ではポロンを用いる)の添加を行う。

【0164】この工程も前述の不純物添加工程と同様に 2回に分けて行うが、N導電性をP導電性に反転させる 必要があるため、前述のPイオンの添加濃度の数倍程度 の濃度のB(ポロン)イオンを添加する。

【0165】こうしてCMOS回路を構成するPチャネル型TFTのソース領域およびドレイン領域4043および4044、低濃度不純物領域4045、チャネル形成領域4046が形成される(図14(B))。

【0166】また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲート電極を形成した場合は、低濃度不純物の形成には公知のサイドウォール構造を用いれば良い。

28

【0167】次に、ファーネスアニール、レーザーアニール、又はランプアニール又はそれらの組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。

【0168】図14(C)を参照する。次に、第1層間10 絶縁膜4047として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極4048~4052を形成する。なお、第1層間絶縁膜4047として有機性樹脂膜を用いることもできる。

【0169】図15を参照する。次に、第2層間絶緑膜4053を窒化シリコン膜で形成する。そして次に、有機性樹脂膜からなる第3層間絶緑膜4054を0.5~3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。20 有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。

【0170】次に、第3層間絶緑膜4054の一部をエッチングし、画素TFTのドレイン電極4052の上部に第2層間絶緑膜を挟んでプラックマトリクス4055を形成する。本実施例では、ブラックマトリクス4055にはTi(チタン)が用いられた。なお、本実施例では、画素TFTとプラックマトリクスとの間で保持容量が形成される。また、駆動回路部においては、ブラックマトリクス4055を第3の配線として用いている。また、本実施例のD/A変換回路の容量は、ソース電極およびドレイン電極の形成時に作製された電極とブラックマトリクス4055とによって形成される。4056は第4層間膜である。

【0171】次に、第2層間絶縁膜4053 および第3層間絶縁膜4054 にコンタクトホールを形成し、画素電極4057を120 n mの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため、画素電極4057 を構成する導電膜として1TO、In2nO等の透明導電膜を用いる。

【0172】次に、基板全体を350℃の水素雰囲気で 1~2時間加熱し、素子全体の水素化を行うことで膜中 (特に活性層中)のダングリングボンド(不対結合手) を補償する。以上の工程を経て同一基板上にCMOS回 路および画素マトリクス回路を有するアクティブマトリ クス基板が完成する。

【0173】次に、上記の工程によって作製されたアク 50 ティブマトリクス基板をもとに、アクティブマトリクス 型液晶表示装置を作製する工程を説明する。

【0174】図15(B)の状態のアクティブマトリクス基板に配向膜4058を形成する。本実施例では、配向膜4058にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板4059、透明導電膜から成る対向電極4060、配向膜4061とで構成される。

【017.5】なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチルト角を持つようなポリイミドを用いた。

【0176】次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶4062を注入し、封止剤(図示せず)によって完全に封止する。本実施例では、液晶4062にネマチック液晶を用いた。

【0177】よって、図15 (C) に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。

【0178】なお、本実施例で説明した非晶質シリコン 膜の結晶化の方法の代わりに、レーザー光(代表的には エキシマレーザー光)によって、非晶質シリコン膜の結 晶化を行ってもよい。

【0179】(実施例3)

【0180】本実施例においては、上述の実施例2において説明した本発明のDACを有するアクティブマトリクス型液晶表示装置の作製方法とは別の作製方法例について説明する。なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例2のアクティブマトリクス型液晶表示装置として用いられる。

【0181】図16を参照する。まず、ガラス基板5001上に酸化シリコン膜5002でなる下地膜を200m厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。

【0182】次に、酸化シリコン膜5002上に30m厚のアモルファスシリコン膜(非晶質シリコン膜)をプラズマCVD法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜(結晶質シリコン膜または多結晶シリコン膜)を形成した。

【0183】この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のKrFエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。

【0184】なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。また、非晶質珪素膜

30 の結晶化を実施例1で示したような方法を用いて行って も良い。

【0185】こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層5003、5004を形成した。

【0186】次に、活性層5003、5004を覆って酸化シリコン膜でなるゲート絶縁膜5005を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線(ゲート電極を含む)5006、5007を形成10 した(図16(A))。

【0187】ゲート絶縁膜5005の膜厚は100mとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線5006、5007は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。

【0188】こうして図16(A)の状態が得られたら、1回目のリンドープ工程(リンの添加工程)を行った。ここではゲート絶縁膜5005を通して添加するため、加速電圧は80 KeVと高めに設定した。また、こうして形成された第1 不純物領域5008、5009 は長さ(幅)が 0.5μ n、リン濃度が 1×10^{17} atoms/cm³となるようにドーズ量を調節した。この時のリン濃度を(n^-)で表すことにする。なお、リンの代わりに砒素を用いても良かった。

【0189】また、第1不純物領域5008、5009はゲート配線5006、5007をマスクとして自己整合的に形成された。この時、ゲート配線5006、5007の直下には真性な結晶質シリコン層が残り、チャネ30ル形成領域5010、5011が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線5006、5007と第1不純物領域5008、5009とがオーバーラップするような構造となった(図16(B))。

【0190】次に、ゲート配線5006、5007を覆うようにして $0.1\sim1$ μ m (代表的には $0.2\sim0.3$ μ m) の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール5012、5013 の幅 (ゲート配線の側壁からみた厚さ)は0.2 μ mとした(図16 (C))。

【0191】なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。

【0192】図16 (C) の状態が得られたら、2回目 のリンドープ工程を行った。この場合も1回目と同様に 加速電圧を<math>80 KeVとした。また、今回形成された第2 不純物領域5014、5015 にはリンが 1×10^{18} at oms/cm 3 の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を (n) で表すことにする。

【0193】なお、図16(D)に示すリンドープ工程ではサイドウォール5012、5013の真下のみに第1不純物領域5008、5009が残る。この第1不純物領域5008および5009は1stLDD領域として機能することになる。

【0194】また、図16 (D) の工程ではサイドウォール5012、5013にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール (裾) がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第2不純物領域5014に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。

【0195】次に、NTFTの一部を覆うレジストマス ク5016とPTFTの全部を覆うレジストマスク50 17を形成した。そして、この状態でゲート絶縁膜50 05をドライエッチングして加工されたゲート絶縁膜5 018を形成した(図16(E))。

【0196】この時、ゲート絶縁膜5018がサイドウォール5012よりも外側に突出している部分の長さ(ゲート絶縁膜5018が第2不純物領域5014に接している部分の長さ)が、第2不純物領域5014の長さ(幅)を決定した。従って、レジストマスク5016のマスク合わせは精度良く行うことが必要であった。

【0197】図16(E)の状態が得られたら、3回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を10 KeVと低めに設定した。なお、こうして形成された第3不純物領域5019にはリンが 5×10^{20} atoms/cm 3 の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を(n+)で表すことにする(図17(A))。

【0198】この工程ではレジストマスク5016および5017によって遮蔽された部分にはリンが添加されないため、その部分には第2不純物領域5014および5015がそのまま残る。従って、第2不純物領域5014が画定した。また同時に、第3不純物領域5019が画定した。

【0199】この第2不純物領域5014は2ndLDD 領域として機能し、第3不純物領域5019はソース領 域又はドレイン領域として機能することになる。

【0200】次に、レジストマスク5016、5017を除去し、新たにNTFT全部を覆うレジストマスク5021を形成した。そして、まずPTFTのサイドウォール5013を除去し、さらにゲート絶縁膜5005をドライエッチングしてゲート配線5007と同形状のゲート絶縁膜5022を形成した(図17(B))。

【0201】図17(B)の状態が得られたら、ポロンドープ工程(ポロンの添加工程)を行った。ここでは加速電圧を10KeVとし、形成された第4不純物領域50

 $23 \text{ K} 3 \times 10^{20} \text{atoms/cm}^3$ の濃度でポロンが含まれるようにドーズ量を調節した。この時のポロン濃度を(p++) で表すことにする(図17 (C))。

【0202】この時、ポロンもゲート配線5007の内側に回り込んで添加されたため、チャネル形成領域5011はゲート配線5007の内側に形成された。また、この工程ではPTFT側に形成されていた第1不純物領域5009及び第2不純物領域5015をポロンで反転させてP型にしている。従って、実際にはもともと第17年純物領域だった部分と第2不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でポロンを添加しているので問題とはならない。

【0203】こうすることで第4不純物領域5023が画定する。第4不純物領域5023はゲート配線5007をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではPTFTに対してLDD領域もオフセット領域も形成していないが、PTFTはもともと信頼性が高いので問題はなく、却ってLDD領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。

【0204】こうして最終的には図17(C)に示すように、NTFTの活性層にはチャネル形成領域、第1不純物領域、第2不純物領域及び第3不純物領域が形成され、PTFTの活性層にはチャネル形成領域及び第4不純物領域のみが形成される。

【0205】そのようにして図17 (C) の状態が得られたら、第1層間絶縁膜5024を1μmの厚さに形成した。第1層間絶縁膜5024としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。

【0206】第1層間絶縁膜5024を形成したら、金属材料でなるソース配線5025、5026及びドレイン配線5027を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。

【0207】また、第1層間絶縁膜5024としてBCB(ペンゾシクロプテン)と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。

【0208】こうしてソース配線及びドレイン配線を形成したら、パッシペーション膜として50nm厚の窒化シリコン膜5028を形成した。さらにその上には保護膜として第2層間絶縁膜5029を形成した。この第2層間絶縁膜5029としては前記第1層間絶縁膜5024と同様の材料を用いることが可能である。本実施例では50m厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。

50 【0209】以上のような工程を経て、図17(D)に

示すような構造のCMOS回路が完成した。本実施例によって形成されたCMOS回路は、NTFTが優れた信頼性を有するため、回路全体として信頼性が大幅に控向上した。また、本実施例のような構造とすると、NTFTとPTFTとの特性パランス(電気特性のパランス)が優れたものとなった。

【0210】なお、同様にして画素TFTもNTFTによって構成され得る。

【0212】駆動回路部においては、ブラックマトリクスを第3の配線として用いている。また、本実施例のD/A変換回路の容量は、ソース電極およびドレイン電極の形成時に作製された電極とブラックマトリクスとによって形成される。

【0213】次に、対向基板を用意する。対向基板は、いてもガラス基板、透明導電膜から成る対向電極、配向膜とで 20 良い。 構成される。

【0214】なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチルト角を持つようなポリイミドを用いた。

【0215】次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマチック液晶を用いた。

【0216】よってアクティブマトリクス型液晶表示装置が完成する。

【0217】(実施例4)本実施例では、上述の実施例2または実施例3において、シリコン基板を用いた場合について説明する。他の工程は、実施例1または実施例2によるものとする。

【0218】図18を参照する。シリコン基板6001 上に酸化シリコン膜6002を形成する。そして、酸化シリコン膜上に非晶質シリコン膜を形成し、その全面にニッケルの含有層を形成する。そして、加熱し、非晶質シリコン膜の多結晶化を行う。その後の工程は、実施例2または実施例5に従う。

【0219】(実施例5)本実施例においては、上述の 実施例2または実施例3において説明したアクティブマ トリクス型液晶表示装置の作製方法とは別の作製方法例 について説明する。

【0220】図19および図20を参照する。まず基板7001には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用いた。そし

て、基板7001のTFTが形成される表面に、酸化珪素で成る下地膜7002を200nmの厚さに形成した。下地膜7002は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。

【0221】次に、この下地膜7002の上に50nmの厚さで、非晶質珪素膜をプラズマCVD法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは400~500℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を5atm%以下として、結晶化の工程を行って結晶性珪素膜とした。

【0222】この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して、結晶性シリコン膜とした。なお、この結晶化の工程は、上述の実施例1または実施例3で説明した方法を用いても良い。

【0223】尚、本実施例では初期膜を非晶質シリコン 膜として用いたが、初期膜として微結晶シリコン膜を用 いても構わないし、直接結晶性シリコン膜を成膜しても 良い

【0224】こうして形成された結晶性シリコン膜をパターニングして、島状の半導体活性層7003、700 4、7005を形成した。

【0225】次に、半導体活性層7003、7004、7005を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜7006を形成した。ここではプラズマCVD法で窒化酸化珪素膜を100nmの厚さに形成した。そして、図19では説明しないが、ゲート絶縁膜7006の表面に第1のゲート電極を構成する、第1の導電膜としてタンタル(Ta)を10~200nm、例えば50nmさらに第2の導電膜としてアルミニウム

(A1) を $100\sim1000$ nm、例えば200nmの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第1のゲート電極を構成する第1の導電膜7007、7008、7009、7010と、第2の導電膜の7012、7013、7014、7015が形成された。

【0226】第1のゲート電極を構成する第2の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が0.1~5 atm%添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜7006の表面に窒化珪素膜を設けておくと好ましい。

【0227】また、図19では画素マトリクス回路を構成するnチャネル型TFTのドレイン側に付加容量部を設ける構造となっている。このとき、第1のゲート電極と同じ材料で付加容量部の配線電極7011、7016が形成される。

50 【0228】こうして図19 (A) に示す構造が形成さ

20

れたら、1回目のn型不純物を添加する工程を行った。 結晶性半導体材料に対してn型を付与する不純物元素と しては、リン(P)、砒素(As)、アンチモン(S b) などが知られているが、ここでは、リンを用い、フ ォスフィン(PH3)を用いたイオンドープ法で行っ た。この工程では、ゲート絶縁膜7006を通してその 下の半導体層にリンを添加するために、加速電圧は80 keVと高めに設定した。また、こうして形成された不 純物領域は、後に示す n チャネル型 T F T の第1の不純 物領域7034、7042を形成するもので、LDD領 域として機能するものである。従ってこの領域のリンの 濃度は、1×10¹⁶~1×10¹⁹atons/cm³の範囲にす るのが好ましく、ここでは 1×10^{18} atoms/cm³とし た。

【0229】半導体活性層中に添加された前記不純物元 素は、レーザーアニール法や、熱処理により活性化させ る必要があった。この工程は、ソース・ドレイン領域を 形成する不純物添加の工程のあと実施しても良いが、こ の段階でレーザーアニール法により活性化させることは 効果的であった。

【0230】この工程で、第1のゲート電極を構成する 第1の導電膜7007、7008、7009、7010 と第2の導電膜7012、7013、7014、701 5はリンの添加に対してマスクとして機能した。その結 果ゲート絶縁膜を介して存在する半導体層の第1のゲー - ト電極の真下の領域には、まったく、あるいは殆どリン が添加されなかった。そして、図19 (B) に示すよう に、リンが添加された低濃度不純物領域7017、70 18, 7019, 7020, 7021, 7022, 70 23が形成された。

【0231】次にフォトレジスト膜をマスクとして、n チャネル型TFTを形成する領域をレジストマスク70 24、7025で覆って、pチャネル型TFTが形成さ れる領域のみに、p型を付与する不純物添加の工程を行 った。p型を付与する不純物元素としては、ボロン

(B)、アルミニウム(A1)、ガリウム(Ga)、が 知られているが、ここではポロンをその不純物元素とし て、イオンドープ法でジボラン(B2H6)を用いて添加 した。ここでも加速電圧を80keVとして、2×10 ²⁰atoms/cm³の濃度にボロンを添加した。そして、図1 9 (C) に示すようにボロンが高濃度に添加された領域 7026、7027が形成された。この領域は後にpチ ャネル型TFTのソース・ドレイン領域となる。

【0232】そして、レジストマスク7024、702 5を除去した後、第2のゲート電極を形成する工程を行 った。ここでは、第2のゲート電極の材料にタンタル (Ta) を用い、100~1000nm、例えば200 nmの厚さに形成した。そして、公知の技術によりパタ ーニングを行い、第2のゲート電極7028、702

ゲート電極の長さは5μmとなるようにパターニングし た。結果として、第2のゲート電極は、第1のゲート電 極の両側にそれぞれ1.5μmの長さでゲート絶縁膜と 接する領域が形成された。

【0233】また、画素マトリクス回路を構成するnチ ャネル型TFTのドレイン側に保持容量部が設けられる が、この保持容量部の電極7032は第2のゲート電極 と同時に形成された。

【0234】そして、第2のゲート電極7028、70 29、7030、7031をマスクとして、2回目のn 型を付与する不純物元素を添加する工程を行った。ここ では同様に、フォスフィン(PH3)を用いたイオンド ープ法で行った。この工程でも、ゲート絶縁膜7006 を通してその下の半導体層にリンを添加するために、加 速電圧は80keVと高めに設定した。そして、ここで リンが添加される領域は、nチャネル型TFTでソース 領域7035、7043、及びドレイン領域7036、 7044として機能させるため、この領域のリンの濃度 は、 $1 \times 10^{19} \sim 1 \times 10^{21}$ atoms/cm³とするのが好ま しく、ここでは 1×10^{20} atoms/cm³とした。

【0235】また、ここで図示はしないが、ソース領域 7035、7043、及びドレイン領域7036、70 47を覆うゲート絶縁膜を除去して、その領域の半導体 層を露出させ、直接リンを添加しても良い。この工程を 加えると、イオンドープ法の加速電圧を10keVまで 下げることができ、また、効率良くリンを添加すること ができた。

【0236】また、pチャネル型TFTのソース領域7 039とドレイン領域7040にも同じ濃度でリンが添 30 加されるが、前の工程でその2倍の濃度でボロンが添加 されているため、導電型は反転せず、pチャネル型TF Tの動作上何ら問題はなかった。

【0237】それぞれの濃度で添加されたn型またはp 型を付与する不純物元素は、このままでは活性化せず有 効に作用しないので、活性化の工程を行う必要があっ た。この工程は、電気加熱炉を用いた熱アニール法や、 前述のエキシマレーザーを用いたレーザーアニール法 や、ハロゲンランプを用いたラピットサーマルアニール 法(RTA法)で行うことができた。

【0238】熱アニール法では、窒素雰囲気中において 550℃、2時間の加熱処理をして活性化を行った。本 実施例では、第1のゲート電極を構成する第2の導電膜 にアルミニウムを用いたが、タンタルで形成された第1 の導電膜と第2のゲート電極がアルミニウムを覆って形 成されているため、タンタルがプロッキング層として機 能して、アルミニウム原子が他の領域に拡散することを 防ぐことができた。また、レーザーアニール法では、パ ルス発振型のKrFエキシマレーザー光を線状に集光し て照射することにより活性化が行われた。また、レーザ 9、7030、7031が形成された。この時、第2の 50 ーアニール法を実施した後に熱アニール法を実施する

38

と、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。

【0239】以上までの工程で、ゲート電極を第1のゲート電極と、その第1のゲート電極を覆って第2のゲート電極を設けられ、nチャネル型TFTでは、第2のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第1の不純物領域と、第2のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、pチャネル型TFTでは、ソース領域とドレイン領域の一部が第2のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。

【0240】図19(D)の状態が得られたら、第1の層間絶縁膜7049を1000nmの厚さに形成した。第1の層間絶縁膜7049としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を50nm形成し、さらに酸化珪素膜を950nm形成した2層構造とした。

【0241】第1の層間絶縁膜7049はその後、パターニングでそれぞれのTFTのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極7050、7052、7053とドレイン電極7051、7054が形成した。図示していないが、本実施例ではこの電極を、チタン膜を100nm、チタンを含むアルミニウム膜300nm、チタン膜150nmをスパッタ法で連続して形成した3層構造の膜を、パターニングして形成した。

【0242】こうして図19(E)に示すように、基板7001上にCMOS回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のnチャネル型TFTのドレイン側には、保持容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。

【0243】次に、図20を用いて、以上の工程によって同一の基板に作製されたCMOS回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図19

(E) の状態の基板に対して、ソース電極7050、7052、7053とドレイン電極7051、7054と、第1の層間絶縁膜7045を覆ってパッシペーション膜7055を形成した。パッシペーション膜7055は、窒化珪素膜で50nmの厚さで形成した。さらに、有機樹脂からなる第2の層間絶縁膜7056を約1000nmの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法50

が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。

【0244】次に、第2の層間絶縁膜7056の画素領域の一部に、ブラックマトリクス(遮光層)7057を形成した。ブラックマトリクス7057は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。なお、駆動回路部においては、ブラックマトリクスを第3の配線として用いている。また、本実施例のD/A変換回路の容量は、ソース電極およびドレイン電極の形成時に作製された電極とブラックマトリクスとによって形成される。

【0245】プラックマトリクス7057を形成したら、第3の層間絶縁膜7058を形成する。この第3の層間絶縁膜7056と同様に、有機樹脂膜を用いて形成すると良い。そして、第2の層間絶縁膜7056と第3の層間絶縁膜7058とにドレイン電極7054に達するコンタクトホールを形成し、画素電極7059は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成し、画素電極7059を形成した。

【0246】図20(A)の状態が形成されたら、配向膜7060を形成する。通常液晶表示素子の配向膜には 30 ポリイミド樹脂が多く用いられている。対向側の基板7071には、対向電極7072と、配向膜7073とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。

【0247】上記の工程を経て、アクティブマトリクス 回路と、CMOS回路が形成された基板と対向基板と を、公知のセル組み工程によってシール材やスペーサ (共に図示せず)などを介して貼りあわせる。その後、 両基板の間に液晶材料7074を注入し、封止剤(図示40 せず)によって完全に封止した。よって図20(B)に 示すアクティブマトリクス型液晶表示装置が完成した。 【0248】(実施例6)

【0249】本実施例では、本発明のDACを有するアクティブマトリクス型液晶表示装置の例として、逆スタガ型のTFTを用いた例を示す。

【0250】図21を参照する。図21には、本実施例のアクティブマトリクス型液晶表示装置を構成する逆スタガ型のNチャネル型TFTの断面図が示されている。なお、図21には、1つのNチャネル型TFTしか図示しないが、実施例1のように、Pチャネル型TFTとN

チャネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成できることも言うまでもない。

【0251】8001は基板であり、実施例3で説明したようなものが用いられる。8002は酸化シリコン膜である。8003はゲート電極である。8004はゲート絶縁膜である。8005、8006、8007および8008は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例1で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光(好ましくは線状レーザー光または面状レーザー光)によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、8005はソース領域、8006はドレイン領域、8007は低濃度不純物領域(LDD領域)、8008はチャネル形成領域である。8011および8012はそれぞれ、ソース電極、ドレイン電極である。

【0252】 (実施例7)

【0253】本実施例では、上記実施例とは構成が異なる逆スタガ型のTFTによってアクティブマトリクス型液晶表示装置が構成された場合について説明する。

【0254】図22を参照する。図22には、本実施例のアクティブマトリクス型液晶表示装置を構成する逆スタガ型のNチャネル型TFTの断面図が示されている。ここでも、1つのNチャネル型TFTしか図示しないが、実施例1のように、Pチャネル型TFTとNチャネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成できることも言うまでもない。

【0255】9001は基板であり、実施例3で説明し たようなものが用いられる。9002は酸化シリコン膜 である。9003はゲート電極である。9004はペン ゾシクロプテン(BCB)膜であり、その上面が平坦化 される。9005は窒化シリコン膜である。BCB膜と 窒化シリコン膜とでゲート絶縁膜を構成する。900 6、9007、9008および9009は、多結晶シリ コン膜から成る活性層である。この活性層の作製にあた っては、実施例1で説明した非晶質シリコン膜の多結晶 化と同様の方法が用いられた。またレーザー光(好まし くは線状レーザー光または面状レーザー光) によって、 非晶質シリコン膜を結晶化させる方法をとっても良い。 なお、9006はソース領域、9007はドレイン領 域、9008は低濃度不純物領域(LDD領域)、90 09はチャネル形成領域である。9010はチャネル保 護膜であり、9011は層間絶縁膜である。9012お よび9013はそれぞれ、ソース電極、ドレイン電極で ある。

【0256】本実施例によると、BCB膜と窒化シリコン膜とで構成されるゲート絶縁膜が平坦化されているの 50

で、その上に成膜される非晶質シリコン膜も平坦なものになる。よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のTFTよりも均一な多結晶シリコン膜を得ることができる。

【0257】(実施例8)上記実施例のアクティブマトリクス型液晶表示装置またはパッシブマトリクス型液晶表示装置においては、ネマチック液晶を用いたTNモードが表示モードとして用いられているが、他の表示モードをも用いることができる。

10 【0258】さらに、応答速度の速い無しきい値反強誘電性液晶または強誘電性液晶を用いて、アクティブマトリクス型液晶表示装置を構成してもよい。

【0259】また、本発明のDACを用いたアクティブマトリクス型半導体表示装置には、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを用いても良い。

【0260】また、アクティブマトリクス型液晶表示装置のアクティブマトリクス回路に用いられるアクティブ 素子には、TFTの他MIM素子等が用いられても良い

【0261】上述したように、本発明のDACを有するアクティブマトリクス型液晶表示装置には、TN液晶以外にも様々な液晶を用いることが可能である。例えば、1998、SID、"Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997、SID DIGEST、841、"A Full-Color Thresholdless Antiferroe lectric LCD Exhibiting Wide Viewing Anglewith Fast Response Time" by T. Yoshida et al.や、1996、J. Mater. Chem. 6(4)、671-673、"Thresholdless antiferroelectricity in liquid crystals and ts application to displays" by S. Inui et al.や、米国特許第55945 69 号に開示された液晶を用いることが可能である。

【0262】ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、V字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5 V程度(セル厚約1μm~2μm)のものも見出されている。

【0263】ここで、V字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図33に示す。図33に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行

に設定されている。また、出射側の偏光板の透過軸は、 入射側の偏光板の透過軸に対してほぼ直角 (クロスニコル) に設定されている。

【0264】図33に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ 階調表示が可能となることがわかる。

【0265】このような低電圧駆動の無しきい値反強誘電性混合液晶を本発明のDACを有するアクティブマトリクス型液晶表示装置に用いた場合にも、DACの出力電圧を下げることができるので、DACの動作電源電圧 10を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、アクティブマトリクス液晶表示装置の低消費電力化および高信頼性が実現できる。

【0266】よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的LDD領域(低濃度不純物領域)の幅が小さなTFT(例えば、0 $nm\sim500nm$)を用いる場合においても有効である。

【0267】また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。

【0268】なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、アクティブマトリクス液晶表示装置の低消費電力が実現される。

【0269】また、等方相ーコレステリック相ーカイラルスメクティック C 相転移系列を示す強誘電性液晶(F L C)を用い、D C 電圧を印加しながらコレステリック相ーカイラルスメクティック C 相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定 F L C の電気光学特性を図39に示す。図39に示すような強誘電性液晶による表示モードは「Half-V字スイッチングモード」と呼ばれている。図39に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。

「Half-V字スイッチングモード」については、寺田らの"Half-V字スイッチングモードFLCD"、第46回応用物理学関係連合講演会講演予稿集、1999年3月、第1316頁、および吉原らの"強誘電性液晶による時分割フルカラーLCD"、液晶第3巻第3号第190頁に詳しい。

【0270】図39に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本発明の液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。

【0271】なお、図33および図39に示すような電 気光学特性を有する液晶は、いかなるものも本発明の液 50 晶表示装置の表示媒体として用いることができる。

【0272】 (実施例9)

【0273】本発明のDACを用いたアクティブマトリクス型半導体表示装置またはパッシブマトリクス型半導体表示装置には様々な用途がある。本実施例では、本発明のDACを用いたアクティブマトリクス型半導体表示装置を組み込んだ半導体装置について説明する。

【0274】このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯電話など)などが挙げられる。それらの一例を図23および図24に示す。

【0275】図23(A)はフロント型プロジェクターであり、本体10001、アクティブマトリクス型半導体表示装置10002(代表的には液晶表示装置)、光額10003、光学系10004、スクリーン10005で構成されている。なお、図23(A)には、半導体表示装置を1つ組み込んだフロントプロジェクターが示されているが、半導体表示装置を3個(R、G、Bの光にそれぞれ対応させる)組み込んことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。

【0276】図23(B)はリア型プロジェクターであり、10006は本体、10007はアクティブマトリクス型半導体表示装置であり、10008は光源であり、10009はリフレクター、10010はスクリーンである。なお、図23(B)には、アクティブマトリクス型半導体表示装置を3個(R、G、Bの光にそれぞ30れ対応させる)組み込んだリア型プロジェクタが示されている。

【0277】図24(A)は携帯電話であり、本体11001、音声出力部11002、音声入力部11003、アクティブマトリクス型半導体表示装置11004、操作スイッチ11005、アンテナ11006で構成される。

【0278】図24 (B) はピデオカメラであり、本体12001、アクティブマトリクス型半導体表示装置12002、音声入力部12003、操作スイッチ12004、パッテリー12005、受像部12006で構成される。

【0279】図24 (C) はモバイルコンピュータであり、本体13001、カメラ部13002、受像部13003、操作スイッチ13004、アクティブマトリクス型半導体表示装置13005で構成される。

【0280】図24(D)はヘッドマウントディスプレイであり、ゴーグル型表示装置ともいう。本体1400 1、アクティブマトリクス型半導体表示装置14002 で構成される。

【0281】図24 (F) は携帯書籍 (電子書籍) であ

り、本体 15001、アクティブマトリクス型半導体表示装置 15002、15003、記憶媒体 15004、操作スイッチ15005、アンテナ15006で構成される。

【0282】 (実施例10)

【0283】本実施例においては、本発明のD/A変換回路を有する液晶表示装置の別の作製例について説明する。なお、本実施例においては、特に説明しない部分には実施例2とほぼ同様のプロセスを適用できる。

【0284】本実施例においては、図12(A)の状態 10 において、触媒元素の添加工程として、マスク絶縁膜4004を用いずにNi酢酸溶液を非晶質シリコン膜の全面に塗布した。

【0285】触媒元素の添加工程が終了したら、次に、450℃で1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500~960℃(代表的には550~650℃)の温度で4~24時間の加熱処理を加えて非晶質シリコン膜4003の結晶化を行う。本実施例では窒素雰囲気で590℃で8時間の加熱処理を行う。

【0286】その後、触媒元素をゲッタリングするための加熱処理(触媒元素のゲッタリングプロセス)を行う。本実施例の場合、加熱処理は処理雰囲気中にハロゲ

ン元素を含ませ、ハロゲン元素による触媒元素のゲッタリング効果を利用する。なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。また、この場合ハロゲン元素を含むガスとして、代表的にはHCl、HF、NF3、HBr、Cl2、ClF3、BCl2、F2、Br2等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることができる。本実施例においては、O2およびHCl雰囲気下950℃で行い、熱酸化膜の形成と同時にゲッタリングプロセ

【0287】その後、ゲート絶縁膜を形成する。本実施例では、ゲート絶縁膜の厚さは、最終膜厚が約50nmとなるようにした。

【0288】その他の工程については、実施例2を参照することができる。

【0289】本実施例の作製工程によって得られたTF 20 Tの特性を以下の表1に示す。

[0290]

スを行った。

【表1】

L/W=6.8/7.6 [µm]	Nch	Pch
Ion [μA]	227	91.5
Ioff [pA]	3.10	11.8
Ion/Ioff [dec.]	7.86	6.89
Vth [V]	0.44	-0.56
S value [V/dec.]	0.08	0.10
μFE(max) [cm²/Vs]	314	131
*μFE(max) [cm²/Vs]	425	262

【0291】表1においては、L/W(チャネル長/チャネル幅)、I on(オン電流)、I of f(オフ電流)、I on I of f(オン電流とオフ電流との比の常用対数をとったもの)、V th(しきい値電圧)、S value(S 値)、 μ FE(電界効果移動度)を示している。なお、*印がついたものは、L=50 μ mとしたT FT の μ FE を示す。

【0292】ここで、図30に、本実施例の作製工程に よって得られたTFT特性のグラフを示す。図30にお いて、Vgはゲート電圧、Idはドレイン電流、Vdは ドレイン電圧を示す。

【0293】 (実施例11)

【0294】本実施例においては、本出願人が作製した本発明のDAC(8ピット)を有するアクティブマトリクス型液晶表示装置の例について説明する。

【0295】下記の表2には、本出願人が作製した本発 40 明のDAC(8ビット)を有するアクティブマトリクス 型液晶表示装置の仕様が示されている。

[0296]

【表2】

12

i	
Display diagonal size	2.6 inches
Number of pixels	1920 x 1080
Pixel size	30 (H) x 30 (V) μm
Aperture ratio	46%
Input data	8 bit
Power supply (Logic)	5 V
Input digital data rates	80 MHz
Frequency of data driver	10 MHz
Frequency of scan driver	8.1 KHz
Addressing mode	Column inversion
Contrast ratio	> 100

40

50

【0297】なお、表2におけるdata driverおよびsca n driverは、それぞれ、ソース信号線駆動回路、ゲート 信号線駆動回路のことである。また、アドレッシングモ ード (Addressing mode) として、ソースライン反転表 示を行った。

【0298】図31には、本実施例で説明する本発明の DACを有するアクティブマトリクス型液晶表示装置の 表示例が示されている。

【0299】また、図32には、本実施例で説明する本 発明のDACを有するアクティブマトリクス型液晶表示 装置を3個用いたフロント型プロジェクターの表示例で ある。なお、フロント型プロジェクターについては、実 施例9を参照されたい。

【0300】図31および図32によると、本発明のD ACを有するアクティブマトリクス型液晶表示装置は、 非常に細かな階調表示が実現できていることがわかる。

【0301】 (実施例12) 本実施例においては、本発 明の駆動回路を有する液晶表示装置の作製方法例を図3 4~図38を用いて説明する。本実施例の液晶表示装置 においては、画素部、ソースドライバ、ゲートドライバ 等を一つの基板上に一体形成される。なお、説明の便宜 上、画素TFTと本発明の駆動回路の一部を構成するN chTFTとインパータ回路を構成するPchTFTお よびNchTFTとが同一基板上に形成されることを示 すものとする。

【0302】図34 (A) において、基板16001に は低アルカリガラス基板や石英基板を用いることができ る。本実施例では石英基板を用いた。この基板1600 1のTFT形成表面には、基板16001からの不純物 拡散を防ぐために、酸化シリコン膜、窒化シリコン膜ま たは酸化窒化シリコン膜などの下地膜16002を形成 する。例えば、プラズマCVD法でSiH₄、NH₃、N 2〇から作製される酸化室化シリコン膜を100nm、 同様にSiH4、N2〇から作製される酸化窒化シリコン 膜を200nmの厚さに積層形成する。

【0303】次に、20~150nm(好ましくは30 ~80 nm)の厚さで非晶質構造を有する半導体膜16

003aを、プラズマCVD法やスパッタ法などの公知 の方法で形成する。本実施例では、減圧熱CVD法で非 晶質シリコン膜を53nmの厚さに形成する。非晶質構 造を有する半導体膜としては、非晶質半導体膜や微結晶 半導体膜があり、非晶質シリコンゲルマニウム膜などの 非晶質構造を有する化合物半導体膜を適用しても良い。 また、下地膜16002と非晶質シリコン膜16003 aとは同じ成膜法で形成することが可能であるので、両 者を連続形成しても良い。その場合、下地膜を形成した 後、一旦大気雰囲気に晒すことがなくその表面の汚染を 防ぐことが可能となり、作製するTFTの特性パラツキ やしきい値電圧の変動を低減させることができる(図3

【0304】そして、公知の結晶化技術を使用して非晶 質シリコン膜16003aから結晶質シリコン膜160 03bを形成する。例えば、レーザー結晶化法や熱結晶 化法(固相成長法)を適用すれば良いが、ここでは、特 開平7-130652号公報で開示された技術に従っ て、触媒元素を用いる結晶化法で結晶質シリコン膜16 003bを形成した。結晶化の工程に先立って、非晶質 シリコン膜の含有水素量にもよるが、400~500℃ で1時間程度の熱処理を行い、含有水素量を5atom%以 下にしてから結晶化させることが望ましい。非晶質シリ コン膜を結晶化させると原子の再配列が起こり緻密化す るので、作製される結晶質シリコン膜の厚さは当初の非 晶質シリコン膜の厚さ(本実施例では54nm)よりも 1~15%程度減少する(図34(B))。

【0305】そして、結晶質シリコン膜16003bを 島状にパターンニングして、島状半導体層16004~ 16007を形成する。その後、プラズマCVD法また はスパッタ法により50~150nmの厚さの酸化シリ コン膜によるマスク層16008を形成する(図34 (C))。本実施例では、マスク層16008の厚さは 199nmとする。

【0306】そしてレジストマスク16009を設け、 nチャネル型TFTを形成することとなる島状半導体層 16004~16007の全面に1×10¹⁶~5×10

17atoms/cm3程度の濃度でp型を付与する不純物元素としてボロン(B)を添加する。このボロン(B)の添加は、しきい値電圧を制御する目的でなされる。ボロン(B)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン(B)添加は必ずしも必要ではない(図34(D))。

【0307】ドライバ等の駆動回路のnチャネル型TF TのLDD領域を形成するために、n型を付与する不純 物元素を島状半導体層16010~16012に選択的 に添加する。そのため、あらかじめレジストマスク16 013~16016を形成する。n型を付与する不純物 元素としては、リン(P)や砒素(As)を用いれば良 く、ここではリン (P) を添加すべく、フォスフィン (PH3) を用いたイオンドープ法を適用した。形成さ れた不純物領域16017、16018のリン (P) 濃 度は $2 \times 10^{16} \sim 5 \times 10^{19}$ atoms/cm³の範囲とすれ ば良い。本明細書中では、ここで形成された不純物領域 16017~16019に含まれるn型を付与する不純 物元素の濃度を(n-)と表す。また、不純物領域16 019は、画素部の保持容量を形成するための半導体層 であり、この領域にも同じ濃度でリン (P) を添加する (図35 (A))。その後、レジストマスク16013 ~16016を除去する。

【0308】次に、マスク層16008をフッ酸などにより除去した後、図34(D)と図35(A)で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500~600℃で1~4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはKrFエキシマレーザー光(波長248nm)を用いる。本実施例では、レーザー光の形状を線状ピームに加工して用い、発振周波数5~50Hz、エネルギー密度100~500mJ/cm²として線状ピームのオーバーラップ割合を80~98%で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宜決定することができる。

【0309】そして、ゲート絶縁膜16020をプラズマCVD法またはスパッタ法を用いて10~150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化室化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い(図35(B))。

【0310】次に、ゲート電極を形成するために第1の 導電層を成膜する。この第1の導電層は単層で形成して も良いが、必要に応じて二層あるいは三層といった積層 構造としても良い。本実施例では、導電性の窒化物金属 膜から成る導電層(A)16021と金属膜から成る導

電層(B) 16022とを積層させる。 導電層(B) 1 6022はタンタル (Ta)、チタン (Ti)、モリブ デン(Mo)、タングステン(W)から選ばれた元素、 または前記元素を主成分とする合金か、前記元素を組み 合わせた合金膜(代表的にはMo-W合金膜またはMo -Ta合金膜) で形成すれば良く、導電層 (A) 160 21は窒化タンタル (TaN)、窒化タングステン (W N)、窒化チタン(TiN)膜、窒化モリブデン(Mo N) で形成する。また、導電層(A) 16021は代替 材料として、タングステンシリサイド、チタンシリサイ ド、モリブデンシリサイドを適用しても良い。導電層 (B) 16022は低抵抗化を図るために含有する不純 物濃度を低減させると良く、特に酸素濃度に関しては3 0 p p m以下とすると良かった。例えば、タングステン (W) は酸素濃度を30ppm以下とすることで20μ Ωcm以下の比抵抗値を実現することができる。

【0311】導電層(A)16021は10~50nm (好ましくは20~30nm)とし、導電層(B)16022は200~400nm (好ましくは250~35200nm)とすれば良い。本実施例では、導電層(A)16021に50nmの厚さの窒化タンタル膜を、導電層(B)16022には350nmのTa膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層

(A) 16021の下に $2\sim20$ nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有するアルカリ金属元素がゲート絶縁膜16020に拡散するのを防ぐことができる(図35(C))。

【0312】次に、レジストマスク16023~16027を形成し、導電層(A)16021と導電層(B)16022とを一括でエッチングしてゲート電極16028~16032を形成する。ゲート電極16028~16031と容量配線16032は、導電層(A)から成る16028a~16032は、導電層(B)から成る16028b~16032とが一体として形成されている。この時、後にドライバ等の駆動回路を構成するTFTのゲート電極16028~16030は不純物領域16017、16018の一部と、ゲート絶縁膜16020を介して重なるように形成する(図35(D))。

【0313】次いで、ドライバのPチャネル型TFTのソース領域およびドレイン領域を形成するために、P型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極16028をマスクとして、自己整合的に不純物領域を形成する。このとき、Nチャネル型TF

50

50

Tが形成される領域はレジストマスク16033で被覆しておく。そして、ジボラン(B_2H_6)を用いたイオンドープ法で不純物領域16034を形成した。この領域のボロン(B) 濃度は $3\times10^{20}\sim3\times10^{21}$ atoms/cm³となるようにする。本明細書中では、ここで形成された不純物領域16034に含まれるP型を付与する不純物元素の濃度を(p^{++})と表す(図36(A))。

【0314】次に、Nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク $16035\sim16037$ を形成し、N型を付与する不純物元素が添加して不純物領域 $16038\sim16042$ を形成した。これは、フォスフィン (PH_3)を用いたイオンドープ法で行い、この領域のリン (P) 濃度を $1\times10^{20}\sim1\times10^{21}$ at oms/ cm^3 とした。本明細書中では、ここで形成された不純物領域 $16038\sim16042$ に含まれるN型を付与する不純物元素の濃度を (n^+) と表す (2036 (2036 (2036 (2036 (2036)。

【0315】不純物領域16038~16042には、 既に前工程で添加されたリン(P)またはボロン(B) が含まれているが、それに比して十分に高い濃度でリン

(P) が添加されるので、前工程で添加されたリン

(P) またはボロン(B) の影響は考えなくても良い。また、不純物領域 16038に添加されたリン(P) 濃度は図 10(A) で添加されたボロン(B) 濃度の 1/2 2~1/3 なので p 型の導電性が確保され、 TFT の特性に何ら影響を与えることはなかった。

【0316】そして、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極16031をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。添加するリン (P) の濃度は $1\times10^{16}\sim5\times10^{18}$ aioms/ cm^3 であり、図35(A) および図36(A) と図36(B) で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域16043、16044に含まれるn型を付与する不純物元素の濃度を (n^{--})と表す(図36(C))。

【0317】ここで、ゲート電極のTaのピーリングを 防止するために層間膜としてSiON膜等を200nm の厚さで形成しても良い。

【0318】その後、それぞれの濃度で添加された n 型または p 型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1 p p m 以下、好ましくは 0.1 p p m 以下の窒素雰囲気中で 400~800℃、代表的には 500~600℃

で行うものであり、本実施例では500℃で4時間の熱処理を行った。また、基板16001に石英基板のような耐熱性を有するものを使用した場合には、800℃で1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のTaのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。

【0319】この熱処理において、ゲート電極1602 8~16031と容量配線16032形成する金属膜1 6028b~16032bは、表面から5~80nmの 厚さでその表面に導電層(C)16028c~1603 2 c が形成される。例えば、導電層 (B) 16028b ~16032bがタングステン(W)の場合には窒化タ ングステン (WN) が形成され、タンタル (Ta) の場 合には窒化タンタル(TaN)を形成することができ る。また、導電層(C)16028c~16032c は、窒素またはアンモニアなどを用いた窒素を含むプラ ズマ雰囲気にゲート電極16028~16031及び容 量配線16032を晒しても同様に形成することができ る。さらに、3~100%の水素を含む雰囲気中で、3 00~450℃で1~12時間の熱処理を行い、島状半 導体層を水素化する工程を行った。この工程は熱的に励 起された水素により半導体層のダングリングボンドを終 端する工程である。水素化の他の手段として、プラズマ 水素化(プラズマにより励起された水素を用いる)を行 っても良い。

【0320】島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン(P)の濃度は図36(B)で形成した不純物領域(n[†])と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングをすることができた(図36(D))。

【0321】第1の層間絶縁膜16045は500~1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線16046~16049と、ドレイン配線16050~16053を形成する(図37(A))。図示していないが、本実施例ではこの電極を、Ti膜を200nm、Siを含むアルミニウム膜500nm、Ti膜100nmをスパッタ法で連

続して形成した3層構造の積層膜とする。

【0322】次に、パッシベーション膜16054として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50~500nm(代表的には100~300nm)の厚さで形成する。本実施例においては、パッシベーション膜16054は窒化シリコン膜50nmと酸化シリコン膜24.5nmとの積層膜とした。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜16054に開口部を形成しておいても良い(図37(A))。

【0323】その後、有機樹脂からなる第2層間絶縁膜 $1605561.0\sim1.5\mu$ mの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ペンゾシクロプテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、250%で焼成して形成する(図37(B))。

【0324】本実施例ではブラックマトリクスは、Ti 膜を100nmに形成し、その後Al とTi の合金膜を300nmに形成し、更にTi 膜を100nm形成した 3 層構造とする。

【0325】その後、有機樹脂からなる第3層間絶縁膜 $16059を1.0\sim1.5\mu$ mの厚さに形成する。有機樹脂としては、第2層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300で焼成して形成した。

【0326】そして、第2層間絶縁膜16055および 第3層間絶縁膜16059にドレイン配線16053に 達するコンタクトホールを形成し、画素電極16060 を形成する。本発明の透過型液晶表示装置においては、 画素電極16060にはITO等の透明導伝膜を用い る。(図37(B))。

【0327】こうして同一基板上に、駆動回路TFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路にはpチャネル型TFT16101、第1のnチャネル型TFT16102、第2のnチャネル型TFT16103、画素部には画素TFT16104、保持容量16105が形成されている(図38)。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。

【0328】次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶表示装置を作製する工程を説明する。

【0329】図38の状態のアクティブマトリクス基板 50 域826に接続し、n型を付与する不純物元素が添加さ

に配向膜16061を形成する。本実施例では、配向膜16061にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板16062、透明導電膜からなる対向電極16063、配向膜16064とで構成される。

【0330】なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平10 行配向するようにした。

【0331】次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶16065を注入し、封止剤(図示せず)によって完全に封止する。よって、図38に示すような透過型液晶表示装置が完成する。

【0332】なお本実施例では、透過型液晶表示装置が TN(ツイスト)モードによって表示を行うようにし 20 た。そのため、偏光板(図示せず)が透過型液晶表示装 置の上部に配置された。

【0333】駆動回路のpチャネル型TFT16101 には、島状半導体層16004にチャネル形成領域80 6、ソース領域807a、807b、ドレイン領域80 8 a, 8 0 8 b を有している。第1のnチャネル型TF T16102には、島状半導体層16005にチャネル 形成領域809、ゲート電極16071と重なるLDD 領域810 (以降、このようなLDD領域をLovと記 す)、ソース領域811、ドレイン領域812を有して 30 いる。このLov領域のチャネル長方向の長さは0.5~ 3. $0 \mu m$ 、好ましくは1. $0 \sim 1$. $5 \mu m$ とした。第 2のnチャネル型TFT16103には、島状半導体層 16006にチャネル形成領域813、LDD領域81 4、815、ソース領域816、ドレイン領域817を 有している。このLDD領域はLov領域とゲート電極1 6072と重ならないLDD領域(以降、このようなL DD領域をLoffと記す)とが形成され、このLoff領域 のチャネル長方向の長さは O. 3~2.0 μm、好まし くは0.5~1.5μmである。画案TFT16104 には、島状半導体層16007にチャネル形成領域81 8、819、Loff領域820~823、ソースまたは ドレイン領域824~826を有している。Loff領域 のチャネル長方向の長さは $0.5 \sim 3.0 \mu m$ 、好まし くは1. 5~2. 5 μmである。また、画素TFT16 104のチャネル形成領域818、819と画素TFT のLDD領域であるLoff領域820~823との間に は、オフセット領域 (図示せず) が形成されている。さ らに、容量配線16074と、ゲート絶縁膜16020 から成る絶縁膜と、画案TFT16073のドレイン領

54

れた半導体層827とから保持容量16105が形成されている。図38では画素TFT16104をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。

【0334】以上の様に本実施例においては、画素TF Tおよびドライバが要求する仕様に応じて各回路を構成 するTFTの構造を最適化し、液晶表示装置の動作性能 と信頼性を向上させることを可能とすることができる。

【0335】なお、本実施例においては透過型の液晶表示装置について説明した。しかし、本発明の駆動回路を用いることができる液晶表示装置は、これに限定されるわけではなく、反射型の液晶表示装置にも用いることができる。

【0336】(実施例13)本実施例では、本願発明の D/A変換回路を用いてEL(エレクトロルミネッセン ス)表示装置を作製した例について説明する。

【0337】図40(A)は本願発明を用いたEL表示装置の上面図である。図40(A)において、14510は基板、14511は画素部、14512はソース側駆動回路、14513はゲート側駆動回路であり、それぞれの駆動回路は配線14514~14516を経てFPC14517に至り、外部機器へと接続される。

【0338】このとき、少なくとも画素部、好ましくは 駆動回路及び画素部を囲むようにしてカバー材1650 0、シーリング材(ハウジング材ともいう)1750 0、密封材(第2のシーリング材)17501が設けられている。

【0339】また、図40(B)は本実施例のEL表示 装置の断面構造であり、基板14510、下地膜14521の上に駆動回路用TFT(但し、ここではnチャネル型TFTをpチャネル型TFTを組み合わせたCMO S回路を図示している。)14522及び画素部用TFT14523(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。

【0340】本願発明を用いて駆動回路用TFT145 22、画素部用TFT14523が完成したら、樹脂材料でなる層間絶縁膜(平坦化膜)14526の上に画素部用TFT14523のドレインと電気的に接続する透明導電膜でなる画素電極14527を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物

(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極14527を形成したら、絶縁膜14528を形成し、画素電極14527上に開口部を形成する。

【0341】次に、EL層14529を形成する。EL 層14529は公知のEL材料(正孔注入層、正孔輸送 層、発光層、電子輸送層または電子注入層)を自由に組 50

み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0342】本実施例では、シャドーマスクを用いて蒸着法によりEL層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

【0343】EL層14529を形成したら、その上に 陰極14530を形成する。陰極14530とEL層1 4529の界面に存在する水分や酸素は極力排除してお くことが望ましい。従って、真空中でEL層14529 と陰極14530を連続成膜するか、EL層14529 を不活性雰囲気で形成し、大気解放しないで陰極145 30を形成するといった工夫が必要である。本実施例で はマルチチャンパー方式(クラスターツール方式)の成 膜装置を用いることで上述のような成膜を可能とする。 【0344】なお、本実施例では陰極14530とし て、LiF (フッ化リチウム) 膜とA1 (アルミニウ ム) 膜の積層構造を用いる。具体的にはEL層1452 9上に蒸着法で1 nm厚のLiF (フッ化リチウム) 膜 30 を形成し、その上に300nm厚のアルミニウム膜を形 成する。勿論、公知の陰極材料であるMgAg電極を用 いても良い。そして陰極14530は14531で示さ れる領域において配線14516に接続される。配線1 4516は陰極14530に所定の電圧を与えるための 電源供給線であり、導電性ペースト材料14532を介 してFPC14517に接続される。

【0345】14531に示された領域において陰極14530と配線14516とを電気的に接続するために、層間絶縁膜14526及び絶縁膜14528にコンタクトホールを形成する必要がある。これらは層間絶縁膜14526のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜14528のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜14528をエッチングする際に、層間絶縁膜14526まで一括でエッチングしても良い。この場合、層間絶縁膜14526と絶縁膜14528が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

【0346】このようにして形成されたEL素子の表面 を覆って、パッシベーション膜16503、充填材16 504、カバー材16500が形成される。

【0347】さらに、EL素子部を囲むようにして、カパー材16500と基板14510の内側にシーリング材が設けられ、さらにシーリング材17500の外側には密封材(第2のシーリング材)17501が形成される。

【0348】このとき、この充填材16504は、カバー材16500を接着するための接着剤としても機能する。充填材16504としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材16504の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【0349】また、充填材16504の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0350】スペーサーを設けた場合、パッシベーション膜16503はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0351】また、カバー材16500としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリピニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材16504としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0352】但し、EL素子からの発光方向(光の放射方向)によっては、カバー材16500が透光性を有する必要がある。

【0353】また、配線14516はシーリング材17500および密封材17501と基板14510との隙間を通ってFPC14517に電気的に接続される。なお、ここでは配線14516について説明したが、他の配線14514、14515も同様にしてシーリング材17500および密封材17501の下を通ってFPC14517に電気的に接続される。

【0354】(実施例14)本実施例では、本願発明のD/A変換回路を用いて実施例13とは異なる形態のEL表示装置を作製した例について、図41(A)、41(B)を用いて説明する。図40(A)、40(B)と同じ番号のものは同じ部分を指しているので説明は省略する。

【0355】図41(A)は本実施例のEL表示装置の上面図であり、図41(A)をA-A'で切断した断面図を図41(B)に示す。

56 【0356】実施例13に従って、EL索子の表面を**覆** ってパッシペーション膜6003までを形成する。

【0357】さらに、EL素子を覆うようにして充填材 16504を設ける。この充填材 16504は、カバー 材 16500を接着するための接着剤としても機能する。充填材 16504としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材 16504の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【0358】また、充填材16504の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0359】スペーサーを設けた場合、パッシベーション膜16503はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0360】また、カバー材16500としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材16504としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0361】但し、EL素子からの発光方向(光の放射 30 方向)によっては、カパー材16500が透光性を有す る必要がある。

【0362】次に、充填材16504を用いてカバー材16500を接着した後、充填材16504の側面(露呈面)を覆うようにフレーム材16501を取り付ける。フレーム材16501はシーリング材(接着剤として機能する)16502によって接着される。このとき、シーリング材16502としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材16502はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材16502の内部に乾燥剤を添加してあっても良い。

【0363】また、配線14516はシーリング材16502と基板14510との隙間を通ってFPC14517に電気的に接続される。なお、ここでは配線14516について説明したが、他の配線14514、14515も同様にしてシーリング材16502の下を通ってFPC14517に電気的に接続される。

【0364】 (実施例15) 実施例13および14のよ 50 うな構成からなるEL表示パネルにおいて、本願発明の D/A変換回路を用いることができる。ここで画素部のさらに詳細な断面構造を図42に、上面構造を図43 (A)に、回路図を図43(B)に示す。図42、図43(A)及び図43(B)では共通の符号を用いるので互いに参照すれば良い。

【0365】図42において、基板3501上に設けられたスイッチング用TFT3502は本顧発明のNTFTを用いて形成される(実施例1~12参照)。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリブルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、本願発明のPTFTを用いて形成しても構わない。

【0366】また、電流制御用TFT3503は本願発明のNTFTを用いて形成される。このとき、スイッチング用TFT3502のドレイン配線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT3502のゲート電極39a、39bを電気的に接続するゲート配線である。

【0367】このとき、電流制御用TFT3503が本願発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける本願発明の構造は極めて有効である。

【0368】また、本実施例では電流制御用TFT3503をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。

【0369】また、図43(A)に示すように、電流制御用TFT3503のゲート電極37となる配線は3504で示される領域で、電流制御用TFT3503のドレイン配線40と絶縁膜を介して重なる。このとき、3504で示される領域ではコンデンサが形成される。このコンデンサ3504は電流制御用TFT3503のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線40は電流供給線(電源線)3506に接続され、常に一定の電圧が加えられている。

【0370】スイッチング用TFT3502及び電流制

御用TFT3503の上には第1パッシベーション膜4 1が設けられ、その上に樹脂絶縁膜でなる平坦化膜42 が形成される。平坦化膜42を用いてTFTによる段差 を平坦化することは非常に重要である。後に形成される EL層は非常に薄いため、段差が存在することによって 発光不良を起こす場合がある。従って、EL層をできる だけ平坦面に形成しうるように画素電極を形成する前に 平坦化しておくことが望ましい。

【0371】また、43は反射性の高い導電膜でなる画 20 素電極(EL素子の陰極)であり、電流制御用TFT3 503のドレインに電気的に接続される。画素電極43 としてはアルミニウム合金膜、銅合金膜または銀合金膜 など低抵抗な導電膜またはそれらの積層膜を用いること が好ましい。勿論、他の導電膜との積層構造としても良い。

【0372】また、絶縁膜(好ましくは樹脂)で形成されたパンク44a、44bにより形成された溝(画素に相当する)の中に発光層45が形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としては元共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンピニレン(PPV)系、ポリピニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。

【0373】なお、PPV系有機EL材料としては様々な型のものがあるが、例えば「H. Shenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, and H. Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p. 33-37」や特開平10-92576号公報に記載されたような材料を用いれば良い。

【0374】具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンピニレン、緑色に発光する発光層にはポリフェニレンピニレン、青色に発光する発光層にはポリフェニレンピニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150nm(好ましくは40~100nm)とすれば良い。

【0375】但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。

【0376】例えば、本実施例ではポリマー系材料を発 光層として用いる例を示したが、低分子系有機EL材料 を用いても良い。また、電荷輸送層や電荷注入層として 炭化珪素等の無機材料を用いることも可能である。これ らの有機EL材料や無機材料は公知の材料を用いること ができる。

50 【0377】本実施例では発光層45の上にPEDOT

(ポリチオフェン) またはPAni (ポリアニリン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【0378】陽極47まで形成された時点でEL素子3505 が完成する。なお、ここでいうEL素子3505 は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成されたコンデンサを指す。図43(A)に示すように画素電極43は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【0379】ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

【0380】以上のように本願発明のEL表示パネルは 図42のような構造の画素からなる画素部を有し、オフ 電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従っ て、高い信頼性を有し、且つ、良好な画像表示が可能な EL表示パネルが得られる。

【0381】なお、本実施例の構成は、実施例1の構成と自由に組み合わせて実施することが可能である。また、実施例9の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。

【0382】(実施例16)本実施例では、実施例15に示した画素部において、EL素子3505の構造を反転させた構造について説明する。説明には図44を用いる。なお、図42の構造と異なる点はEL素子の部分と電流制御用TFTだけであるので、その他の説明は省略することとする。

【0383】図44において、電流制御用TFT350 3は本願発明のPTFTを用いて形成される。作製プロセスは実施例1~12を参照すれば良い。

【0384】本実施例では、画素電極 (陽極) 50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても

良い。

【0385】そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルパソールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子3701が形成される。

60

10 【0386】本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。

【0387】なお、本実施例の構成は、実施例1の構成 と自由に組み合わせて実施することが可能である。ま た、実施例9の電子機器の表示部として本実施例のEL 表示パネルを用いることは有効である。

【0388】 (実施例17) 本実施例では、図43

(B) に示した回路図とは異なる構造の画素とした場合の例について図45(A)~(C)に示す。なお、本実20 施例において、3801はスイッチング用TFT3802のソース配線、3803はスイッチング用TFT3802のゲート配線、3804は電流制御用TFT、3805はコンデンサ、3806、3808は電流供給線、3807はEL素子とする。

【0389】図45(A)は、二つの画素間で電流供給線3806を共通とした場合の例である。即ち、二つの画素が電流供給線3806を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精30細化することができる。

【0390】また、図45(B)は、電流供給線380 8をゲート配線3803と平行に設けた場合の例である。なお、図45(B)では電流供給線3808とゲート配線3803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線3808とゲート配線3803とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。

【0391】また、図45(C)は、図45(B)の構造と同様に電流供給線3808をゲート配線3803と平行に設け、さらに、二つの画素を電流供給線3808を中心に線対称となるように形成する点に特徴がある。また、電流供給線3808をゲート配線3803のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができる。

【0392】なお、本実施例の構成は、実施例1、13 または14の構成と自由に組み合わせて実施することが 可能である。また、実施例9の電子機器の表示部として 本実施例の画素構造を有するEL表示パネルを用いることは有効である。

【0393】(実施例18)実施例15に示した図43 (A)、43 (B)では電流制御用TFT3503のゲートにかかる電圧を保持するためにコンデンサ3504を設ける構造としているが、コンデンサ3504を省略することも可能である。実施例15の場合、電流制御用TFT3503として実施例1~12に示すような本願発明のNTFTを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ3504の代わりとして積極的に用いる点に特徴がある。

【0394】この寄生容量のキャパシタンスは、上記ゲート電極とLDD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。

【0395】また、実施例17に示した図45(A),

(B), (C)の構造においても同様に、コンデンサ3 805を省略することは可能である。

【0396】なお、本実施例の構成は、実施例1、13~17の構成と自由に組み合わせて実施することが可能である。また、実施例9の電子機器の表示部として本実施例の画素構造を有するEL表示パネルを用いることは有効である。

[0397]

【発明の効果】本発明のDACにおいては、出力 V_{out} は V_{H} と V_{L} との差によってその振幅を決定することができ、かつ V_{L} を基準電位としてデジタルデータのアドレスに対して線形的に変化する。つまり、出力 V_{out} の電圧振幅と基準電位とを独立して制御することができる。このことから、 V_{H} と V_{L} との差が一定であれば、 V_{H} および V_{L} を共に小さくしても同じ出力 V_{out} が得られるので、電源電圧を低く抑えることができる。そのことにより、 α を小さく、つまり容量Cを小さくすることができ、容量部のレイアウト面積を縮小することができる。【図面の簡単な説明】

【図1】 本発明のDAC (D/A変換回路) である。

【図2】 本発明のDACの動作を説明するための等価 40 回路および本発明のDACの出力を示すグラフである。

【図3】 本発明のDACのある実施形態である。

【図4】 本発明のDACのある実施形態の動作を説明 するための等価回路および本発明のDACの出力を示す グラフである。

【図5】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の例である。

【図6】 セレクタ回路の例である。

【図7】 セレクタ回路のタイミングチャートである。

【図8】 本発明のDACのある実施形態である。

【図9】 レベルシフタ回路およびアナログスイッチ回路である。

【図10】 デジタルビデオデータ分割回路である。

【図11】 デジタルビデオデータ分割回路のタイミングチャートである。

【図12】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図13】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

10 【図14】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図15】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図16】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図17】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図18】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

20 【図19】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図20】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図21】 本発明のDACを用いたアクティブマトリクス型液晶表示装置を構成するTFTの例である。

【図22】 本発明のDACを用いたアクティブマトリクス型液晶表示装置を構成するTFTの例である。

【図23】 本発明のDACを用いたアクティブマトリクス型半導体表示装置を組み込んだプロジェクターの例 30 である。

【図24】 本発明のDACを用いたアクティブマトリクス型半導体表示装置を組み込んだ電子機器の例である。

【図25】 従来のDACである。

【図26】 従来のDACである。

【図27】 従来のDACである。

【図28】 従来のDACである。

【図29】 本発明のDACのある実施形態のデジタル ビデオデータに対する出力電圧を示したものである。

0 【図30】 TFT特性のグラフである。

【図31】 本発明のDACを有するアクティブマトリクス型液晶表示装置の表示例である。

【図32】 本発明のDACを有するアクティブマトリクス型液晶表示装置の表示例。

【図33】 無しきい値反強誘電性混合液晶の印加電圧 -透過率特性を示すグラフである。

【図34】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図35】 本発明のDACを用いたアクティブマトリ

50 クス型液晶表示装置の作製方法例である。

【図36】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図37】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図38】 本発明のDACを用いたアクティブマトリクス型液晶表示装置の作製方法例である。

【図39】 反強誘電性液晶の電気光学特性を示すグラフである。

【図40】 本発明のDACを用いたEL表示装置の実施形態の上面図および断面図である。

【図41】 本発明のDACを用いたEL表示装置の実施形態の上面図および断面図である。

【図42】 本発明のDACを用いたEL表示装置の実施形態の断面図である。

【図43】 本発明のDACを用いたEL表示装置の実施形態の画素部の構成図および回路図である。

64

【図44】 本発明のDACを用いたEL表示装置の実施形態の断面図である。

【図45】 本発明のDACを用いたEL表示装置の実施形態の回路図である。

【符号の説明】

 $SW_0 \sim SW_{n-1}$ $\lambda \prec \gamma \neq 0$

Resl、Res2 リセットスイッチ


10 V_H、V_L、V_A、V_B 電源

Vout 出力


D₀~D_{n-1} デジタルデータ

C 単位容量


【図1】




【図3】





【図11】




【図18】











501 ソース信号終駆動回路A 501-1 シフトレジスタ回路

501-5 D/A変換回路(DAC) (レベルン7を含む)

501-2 ラッチ回路1

501-6 セレクタ回路2

アクティブマドリクス回路 1920×1080 西条


CK SP

Latuh Signala

BG VIDEO J


8bit digital video data


8bit digital video data




(B) アナログスイッチ








【図13】







4013~4020 : 多孔性陽極酸化膜 4021~4024 : 無孔性陽極酸化膜


4029ゲート絶縁膜 4030ゲート絶縁膜 4031 ゲート発展度 (C)

[図14]






【図17】




【図21】




8004 ゲート発程原 8010 層質絶縁膜 8011 ソース電極 8012 ドレイン電極 8005 ソース領域 8008 ドレイン領域


【図15】



【図19】



【図22】



9002 酸化シ灯ン膜 9003 ゲート電極


 9003 ゲート管極
 90

 8004 ヘンパンカロプラン(BCB)
 90


 9006 変化シリエン
 90


9006 ソース領域 9007 ドレイン領域 9008 任選度不執物領域(LDD領域) 9009 チャネル形成領域

9010 チャネル保護膜 9011 層面絶経膜 9012 ソース電極 9013 ドレイン電極 【図29】




【図23】







[図24]




【図25】




【図27】




【図26】




(A) Ifterl期間終了直後




(B)データ書き込み期間




【図30】



[図39]



[図28]




【図31】




[図32]




【図33】




【図34】




【図35】



【図36】




【図42】




[図37]


勝便調剤は工程/エクケト・ルショズ工程/配種が成工程 ハゲハージが展形は工程




【図38】




【図44】





[図40]




【図41】









[図43]





(A)



【図45】







フロントページの続き

(72)発明者 長尾 祥

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内